基于解决背板互连设计问题的两种信号完整性解决方案

随着高带宽业务需求的快速增加，以及满足高速度和性能的新系统开发的增多，在这些互连中的信号完整性变成了在部署高速通信链路和业务时的基本要求，也是工程师面临的主要挑战之一。本文介绍两种简单的信号完整性解决方案，可以有效解决大部分的基本背板互连设计问题。

图1：背板问题-高速信号随着速率和距离的增加而快速劣化。图中显示的是在背板距离在1英寸到14英寸的条件下5Gbps数据传输。

不断部署的高带宽业务逐渐逼近已有网络和通信系统基础设施的极限，推动了新系统的发展。在升级现有设备或设计新系统以获得更高速链路时，背板互连的信号完整性是需要解决的一个基本问题，较集中的高速链路为背板互连、以及任何网络或通信系统带来了压力。应用密集的高速链路引入了噪声、串扰和信号劣化，当在跨背板或电缆环境下采用更长的链路时这个问题更严重。这样一来，在这些互连中的信号完整性变成了在部署高速通信链路和业务时的基本要求。在整个开发过程中，这个基本的设计问题需要特别的关注。

高速和宽带系统的普遍增长在网络和通信设备中引起了独特的信号完整性问题，好的信号完整性是提供可靠通信链路的基本要求。这是一个设计问题，需要在整个开发过程中特别关注。现在已经有简单的信号完整性方案可以用来解决大部分的基本背板互连设计问题。

表1：在FR4材料上，单个数据位的幅度损耗

典型的背板应用涉及到在背板上长达20英寸（50厘米）的数据路径，以及插在背板上的卡的另外长达10英寸（25厘米）长度。绝大多数的PCB用FR4电介质生产，因为成本和可用性的原因，这种情况将保持很长的时间。

这些决定于频率的PCB印制线损耗、连接器的滤波效应、PCB布局环绕连接器以及端点组件都使信号劣化，这影响到以低误码率发送和接收数据的能力。

方案一：异步EQ技术

通过了解在不同数据速率下PCB印制线的典型损耗特性，可以部分地理解信号完整性问题。一个品质因素是在感兴趣的数据速率下单个数据位的信号幅度损耗，如表1所示。

连接器和布局非连续性效应增加了上面的问题，这两个问题趋向于产生在某些频率处的幅值响应下降，经常在某些临界频率上产生陡的滚降。

图2：背板方案-有源均衡可以在低延迟的条件下高质量恢复劣化数据。

图1显示了最大的数据路径长度约24英寸的背板上典型信号劣化情况，24英寸的长度中，14英寸为背板自身的长度。图中显示的波形来自于传统的背板，而不是设计用于数据运行速率高达2.5Gbps的背板。如上面所显示，大多数的信号完整性问题可以采用简单的有源均衡方法解决。在一般的应用中，有源均衡可以去除高达80%的抖动。

有源均衡器可以看成是一个无源均衡器（滤波器）和一个放大器的集成。通过适当的处理，可以得到能几乎消除有损线路影响的电路。最终电路的延时一般非常低，低于一个纳秒，这意味着对总体的系统延时产生的影响最小。滤波器和放大器的特性可以做成可调节，以使均衡器特性能更好地匹配链路特性。

在这样一个异步电路中，片上PLL不会增加抖动，因此不会影响到链路的随机抖动预算。而且，因为均衡特性并不受特定的时钟速率约束，因此设置不需要随数据速率而改变，而仅仅是传输路径的函数。

可编程有源均衡器避免了信号处理的复杂性和自适应均衡器方案的功耗，可以设计用来产生在很宽范围的抖动条件下几乎平坦的响应。在很多情况下，自适应均衡器依赖于一些信号假设特性，例如数据速率或者编码，将给定电路的适应性限制到某些信号 类型。在一些情况下还需要同步采样，这意味着需要采用一个参考时钟、一个时钟和数据恢复电路以及高速采样电路。

同时具有输出预加重和输入均衡对于均衡器只能安装在通信链路的一端的情况非常有用。尽管两个方法大致上等同，一个好的均衡电路设计可以需要很少的调整就能得到最佳的结果。而且，输出预加重就是大大增强信号的高频部分，这会增加串绕噪声。

图2显示了相对于早先图中相同的背板而言信号所产生的变化，图中在链路的接收端增加了一个有源滤波器（Vitesse VSC7104）。注意到在背板的每个点上接收的均衡信号实质上是相同的，这表明了有源均衡器的抖动平衡能力。

对于信号劣化主要是由于决定于PCB或者电缆损耗以及连接器的非连续性问题而产生的情况，可编程有源均衡器提供了一种简单、低成本、低功率、低延时，且非常灵活的解决方案。

由于具有小的形状因子、低成本、低功率特点，有源均衡器IC可以最佳地放置在信号通路上。例如，可以用一连串这样的IC放置在插入到背板上的端口卡上的连接器附近，不仅改善整体信号，还中断了信号路径以扩大最大的覆盖距离。

方案二：使用时钟数据恢复

尽管基于铜线互联系统信号的劣化主要是由于字符间干扰（确定性的抖动）组成，但是串扰和随机抖动这两类信号劣化可能需要进一步的解决措施。

图3：利用基于CDR的EQ技术在从未知来源的光纤传输后恢复信号。

在隔离较差的设计中，来自临近信号的耦合将增加抖动，这个抖动与被恢复信号是不相关的。在很多像并行光带这样的光电系统中，光电转换增加了与信号的数据内容无关的随机噪声。去除这些类型的抖动需要利用恢复时钟来对信号重新采样，对于包含时钟和数据恢复的架构就是如此。

在信号劣化主要是由于随机影响引起的情况，清除这种确定性影响并不能为链路增加足够的裕量，需要一种具有时钟和数据恢复的解决方案。这种情况的非常典型的例子是包含了来自PCB印制线的确定性抖动和信号路径的光学部分的随机抖动分量，如图3所示。

像CDR交叉点的VSC32xx系列这样的技术，包括了交叉点切换功能以及VSC310x器件的EQ性能，并增加了每通道CDR容量。通过在片上集成串行解串器、CDR和EQ技术，为OEM提供构建具有最佳系统性能的通信平台需要的全面工具。实际的应用结果显示，结合EQ和CDR技术可以消除背板信道长达1米、低成本电缆长达10米上的确定性和随机性抖动。在数据速率范围在155Mbps到4.25Gbps之间，VSC32xx器件产生低于80皮秒的抖动。