IC设计上云正成为未来发展的必然趋势

工艺微缩是集成电路制造技术发展的最重要的特征之一。随着工艺能力的提升，相同面积的芯片上可以集成更多的器件，从而提高芯片的性能，降低单位制造成本。可以说，集成电路技术的进步是以提高集成电路性价比为目的的。

不过IC设计复杂度的不断提升也带来了相应的挑战。比如说，在开发过程中，IC设计团队几乎都会面临计算资源需求激增、EDA峰值性能需求难以被满足，深工艺数据迁移的消耗成本，多项目并行发生的资源抢夺以及办公地点限制带来的效率影响等，这些问题会直接影响芯片的研发、开发周期，甚至导致芯片的良率不高，无法进行量产。另外，大量服务器耗费可观的电费，成本预算也是一大问题。

因而IC 设计公司越来越多地希望在先进制程设计中利用“云能力”来缩短周转时间，而在EDA厂商看来，将部分或全部的EDA计算转移到云上，设计公司将能获得灵活的计算资源和规模经济性。为此，在寻求较高的设计收敛率与成本效益的双轮驱动之下，EDA也在探索新兴的运营模式——“云计算+EDA”。

根据Gartner的数据，2018年全球云计算的市场规模为640亿美元，而2020年年底预计将会达到2461亿美元，在2019年至2023年复合年均增长率为18%。作为支撑互联网、人工智能、大数据等的关键，云计算的重要性日益凸显。

更关键的是，IC设计上云正成为未来发展的必然趋势。

作为EDA市场的头部力量之一，Mentor早早看到市场的远期发展，旗下验证平台Calibre 的内核技术多年前就已为云计算做好了准备，同时，其对云安全性的最新改进也减轻了业界对知识产权 （IP） 保护的担忧，这意味着在云处理模型中，实施和使用 Calibre 技术的最大障碍已被消除。

据了解，Calibre 平台提供一种经过验证的超远程分布式处理模型，能够支持内核扩展至4，000 个，可大幅减少软件运行时间，让IC开发团队能够获得实时可用和弹性的计算资源，进而缩短芯片产品上市时间并加快创新速度。

与此同时，使用最新版本的Calibre软件还可使内存消耗更加优化。

在IC设计中，还需要注意到的方面是，SoC设计在验证期间会消耗大量的RAM，RAM的价格则是另外一个问题，即使在云上，较大的 RAM 实例也很昂贵。在这一方面，Calibre也有其解决之道——不仅可以降低云资源的成本，同时还能以较少 RAM 的 CPU 实现更快的处理速度。

那么，云上Calibre到底能够减少多少周转时间、节省多少运营成本，IC设计公司要如何找到适合自己公司的最佳实践方案呢？

对此，Mentor制定了云使用指导原则，并提出了在云上运行 Calibre 操作的最佳实践。为了制定和测试这些指导原则与实践，Mentor与 Advanced Micro Devices， Inc. （AMD） 和 Microsoft Azure （Azure）联合开展了一个项目，通过采用运行在 Azure 公共云上的 AMD EPYC 服务器，验证了“云上Calibre” 平台的强大能力。

在该联合项目中，Mentor使用了量产型 7nm Radeon Instinct™ Vega20 的最终金属流片数据库。该设计是 AMD 最大的 7nm 芯片设计，包含超过 130 亿个晶体管。实验表明，对于7nm的量产设计，物理验证周期可缩短2.5 倍，同时用户还可以利用具备“最佳性价比”的方式执行设计规则检查 （DRC）
       责任编辑：tzh