浅谈集成电路制造类EDA工具

　　全球EDA市场现状

　　2019 年以来，美国对我国国内高科技企业的制裁力度不断加大，数次提高对国内部分高科技企业的限制级别，尤其在集成电路和 EDA 工具领域体现的较为明显。例如，2019 年 EDA 三巨头终止了与华为海思的合作，为国产芯片的发展蒙上了一层阴影。

　　目前，全球EDA市场主要被新思科技（Synopsys）、楷登电子（Cadence）和西门子EDA（Siemens EDA）三大巨垄断，这三大巨头占据了全球EDA市场78%的市场份额。而在国内市场，2018-2020 年中国国产 EDA 工具在国内市场销售份额分别为 6.2%、8.3%、11.5%，尽管市占率逐步提高，但仍处于较低水平，可见海外厂商依旧占据绝对优势。

　　在此背景之下，国内集成电路设计及制造企业开始寻求实现 EDA 工具软件的进口替代。国内 EDA 厂商也迎来了巨大的发展机遇。

　　EDA是芯片设计的工具

　　EDA（Electronic Design Automation，电子设计自动化）是指利用计算机软件完成大规模集成电路的设计、仿真、验证等流程的设计方式，融合了图形学、计算数学、微电子学，拓扑逻辑学、材料学及人工智能等技术。随着集成电路产业的发展，设计规模越来越大，制造工艺越来越复杂，设计师依靠手工难以完成相关工作，必须依靠 EDA 工具完成电路设计、版图设计、版图验证、性能分析等工作。EDA 软件作为集成电路领域的上游基础工具，贯穿于集成电路设计、制造、封测等环节，是集成电路产业的战略基础支柱之一。

　　EDA 作为集成电路设计的基础工具，大致经历了四个发展阶段，目前已在计算机、通信、航天航空等领域发挥着重要作用。在 20 世纪 70 年代，由于当时电路集成度不高，设计人员可以依靠手工完成电路图的输入、布局和布线。但随着集成电路产业的快速发展，面对现今已达万亿门级的集成度，再凭手工完成电路设计已具有极高的难度。在此期间，EDA 从一开始的通用 CAD 辅助电子设计，逐步走上了专业化、商业化的道路，EDA 技术上也不断实现突破，软件工具功能愈发强大。

　　EDA 主要对现代集成电路设计和制造环节形成支撑。一个完整的集成电路设计和制造流程主要包括工艺平台开发、集成电路设计和集成电路制造三个阶段，而这三个阶段均需要对应的 EDA 工具作为支撑，包括用于支撑工艺平台开发和集成电路制造两个阶段的制造类 EDA 工具以及支撑集成电路设计阶段的设计类 EDA 工具。

　　同时，EDA 是连接设计和制造两个环节的纽带和桥梁，如集成电路设计企业需通过加载晶圆厂提供的特定工艺平台的 PDK（或 IP 和标准单元库），获取电路设计所需的必要信息和数据，进而开展设计工作，而 PDK 的生成及验证环节是需要 EDA 支撑的。

　　根据 EDA 工具使用阶段可以分为集成电路制造类 EDA 工具和集成电路设计类 EDA 工具两个主要大类。制造类 EDA 工具主要用于集成电路制造的工艺平台开发阶段及晶圆生产阶段，以此可进一步划分为两类 EDA；设计类 EDA 工具主要用于集成电路的设计阶段，按电路类型进一步可划分为数字集成电路 EDA 和模拟集成电路 EDA 两大类。

　　（1）集成电路制造类 EDA 工具：主要指晶圆厂（包括晶圆代工厂、IDM 的制造部门等）在工艺平台开发阶段和晶圆生产阶段使用的，用于支撑其完成半导体器件/制造工艺开发、器件建模和PDK、集成电路制造等环节的 EDA 工具。该等工具能够帮助晶圆厂完成半导体器件和制造工艺的设计，建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元库等方式提供给集成电路设计企业，并在后续根据物理实现后的设计文件完成制造时，优化制造流程，提高量产良率。

　　（2）集成电路设计类 EDA 工具：根据集成电路处理的信号不同，可分为数字集成电路设计类 EDA 工具（数字EDA工具）和模拟集成电路设计类 EDA 工具（模拟EDA工具）。电学中，将连续变化的电压、电流等物理量称为模拟信号，而离散变化的电压、电流则称为数字信号。由于处理上述两类不同信号的集成电路在形态、功能、设计流程及设计方法学等方面上差异较大，因此可按照模拟电路和数字电路各自在设计时所使用的 EDA 工具产品进行分类。

　　IC 设计可大致分为全定制与半定制设计，EDA 能对两类设计流程实现全面覆盖。

　　①半定制设计：是基于门阵列（gate-array）和标准单元（standard-cell）的，由于其成本低、周期短、芯片利用率低而适合于小批量、速度快的芯片，因此半定制设计方法一般用来设计数字电路。

　　半定制设计可以进一步分为前端设计与后端设计：

　　a、端设计又称逻辑设计，指从输入需求到输出网表的过程，主要包括流程包括规格制定、详细设计、HDL 编码、仿真验证、逻辑综合、静态时序分析、形式验证等环节；

　　b、后端设计又称物理设计，指从输入网表到输出物理版图（GDSII 形式）的过程，包括主要流程包括可测性设计、布局规划、时钟树综合、布线、寄生参数提取、版图物理验证等环节。

　　②全定制设计：是指基于晶体管级，所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用 IC 或 ASIC，因此全定制设计方法一般用来设计模拟电路及数模混合电路。

　　EDA是集成电路的基石

　　目前，集成电路产业链主要包括上游支撑层、中游制造层及下游应用层等：

　　（1）产业链上游为支撑层，主要包括技术服务商、软件供应商、材料及设备供应商等。其中，技术服务商针对集成电路设计、生产、测试、封装及技术研发等环节提供各类模块化/专业化技术服务；软件供应商主要从事设计工具开发、销售和服务；材料及设备供应商提供集成电路设计和制造全过程所需的硅片、光刻胶、掩模版等原材料，以及硅片制造、晶圆制造、封测等专用设备。

　　（2）产业链中游为制造层，主要包括集成电路设计、生产、封装和测试企业。其中，集成电路设计企业通过对集成电路系统、逻辑、电路和性能的研究设计，最终转化为物理设计版图；集成电路生产企业负责晶圆生产，利用设计版图制作光掩模版，并以多次光刻的方法将电路图形呈现于晶圆上，最终在晶圆表面/内部形成立体电路；集成电路封装企业主要将加工完成的晶圆，进行切割、封塑和包装，以保护管芯并最终形成芯片产品；集成电路测试企业主要对芯片的可靠性、稳定性等进行检测。

　　（3）产业链下游包括各应用领域的系统厂商或制造商。该等企业最终将各类芯片成品集成于自身产品（如工业产品、消费电子产品、计算机相关产品、通信及周边产品）中并投入市场。EDA 属于集成电路产业链上游支撑层中的软件工具类，是整个集成电路产业的核心环节之一。目前，EDA 工具软件已广泛运用于产业链中游的设计、生产、封装、测试等环节。

　　EDA 对行业生产效率、产品技术水平有重要影响。从集成电路设计的角度看，设计人员必须使用EDA 工具设计几十万到数十亿晶体管的复杂集成电路，以减少设计偏差、提高流片成功率及节省流片费用。EDA 行业的市场状况与集成电路设计业的发展状况紧密相关，每年 EDA 市场表现情况与设计企业营收状况具有高度一致性。从集成电路制造的角度看，芯片制造工艺不断演进，而新材料、新工艺相关的下一代制造封测 EDA 技术将给集成电路性能提升、尺寸缩减带来新的发展机遇。

　　芯片/集成电路产业呈现倒金字塔状，EDA 处于基石地位，支撑着规模庞大的数字经济。从市场价值来看，根据赛迪智库数据，2020 年 EDA 行业的全球市场规模超过 70 亿美元，却支撑着数十万亿规模的数字经济。在中国这个全球规模最大、增速最快的集成电路市场，EDA 杠杆效应更大。可以想象，一旦 EDA 这一产业基础出现问题，包括集成电路设计企业在内的全球集成电路产业必将受到重大影响，由 EDA 工具、集成电路、电子系统、数字经济等构成的倒金字塔产业链结构稳定将面临巨大挑战。

　　EDA 技术让更大规模的集成电路成为可能，并能极大地降低软件设计成本。随着现在的芯片越来越复杂，目前最常用的 SOC 的晶体管个数更是动辄就是几亿，甚至上十亿，其设计的复杂度决定了必须要由 EDA 完成。

　　此外，根据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的推测，2011 年设计一款消费级应用处理器芯片的成本约 4000 万美元，如果不考虑 1993 年至 2009 年的EDA 技术进步，相关设计成本可能高达 77 亿美元，EDA 技术进步让设计效率提升近 200 倍。EDA工具的发展从整体上提升了芯片设计的效率，从而平抑了芯片设计的总体成本。

　　IP 是现代集成电路设计与开发工作中不可或缺的要素。IP 核（Intellectual Property Core）是指在半导体集成电路设计中那些可以重复使用的、具有自主知识产权功能的设计模块。随着超大规模集成电路设计、制造技术的发展，集成电路设计步入 SoC 时代，设计变得日益复杂，利用预先设计、验证好的功能模块就可大幅提升设计效率。以 IP 复用、软硬件协同设计和超深亚微米/纳米级设计为技术支撑的 SoC 已成为当今超大规模集成电路的主流方向，当前国际上绝大部分 SoC 都是基于多种不同 IP 组合进行设计的。

　　EDA 公司同样具备为下游客户提供丰富 IP 方案的能力。EDA 公司下游客户包括众多的设计公司，为了提高设计效率，他们无需对芯片每个细节进行设计，通过购买 IP 方案就可以实现某个特定功能，而如何选择 IP 方案就成为了关键。

　　与 EDA 的生态类似，客户往往会成熟可靠的 IP 方案以及IP 供应商，客户粘性较大。若 EDA 公司将 IP 授权与 EDA 销售捆绑在一起，就不仅能为客户提供更加完整高效的芯片设计方案，还能提升客户粘性与品牌竞争力，进一步推动 EDA 与 IP 生态的完善。

　　目前，IP 授权已经成为 Synopsys 与 Cadence 两大 EDA 巨头的重要收入来源。根据 IPnest数据，2020 年 Synopsys 与 Cadence 分别位列全球 IP 授权市场份额的第二、三位，仅次于全球IP 供应商龙头 ARM。