7nm制程硝烟四起 台积电/三星要超越英特尔？

　　台积电将与竞争对手Globalfoundries/三星联盟公开比拚7纳米制程技术细节…

　　在一场将于12月举行的技术研讨会上，晶圆代工大厂台积电（TSMC）将与竞争对手Globalfoundries、三星（Samsung）结成的伙伴联盟，公开比较7纳米制程技术的细节；后三家厂商的制程技术将会采用极紫外光微影（EUV）已达成令人印象深刻的进展，不过因为EUV量产方面遭遇的挑战，台积电看来会是率先让7纳米制程上市的半导体厂商。

　　2016年度国际电子组件会议（International Electron Devices Meeting，IEDM）将于12月3日在美国旧金山举行；在该会议的一份摘要简介上，Globalfoundries与三星声称，藉由采用EUV，他们能为FinFET提供前所未有的：「最紧密多晶硅间距（44/48nm）以及金属化间距（36nm）。」

　　上述的间距超越了英特尔（Intel）在8月份发表其10纳米制程时声称的56纳米晶体管闸极间距；当时Intel声称该间距在10纳米节点领先业界，并计划在明年量产。产业观察家则认为，台积电与三星还是可能会领先英特尔，因为后者已经推迟了发表新制程技术的速度，因为要追随摩尔定律（Moore’s Law）的脚步，变得越来越复杂且代价高昂。

　　至于台积电则将在今年的IEDM介绍采用浸润式步进机（immersion stepper）在其7纳米制程节点生产的0.027μm见方 SRAM测试单元；该256Mit、6晶体管SRAM号称具备迄今最小的单元尺寸，而且支持：「耗电仅0.5V的完整读/写功能。」

　　上述摘要呼应了台积电在9月份于美国硅谷的一场会议上对7纳米节点的首度着墨，表示该制程将会：「提供比台积电商业化16纳米FinFET制程高三倍以上的晶体管闸极密度，以及速度的提升（35~40%）或功耗的降低（》65%）。」

　　市场研究机构VLSI Research总裁G. Dan Hutcheson表示：「7纳米制程显然是今年度IEDM的主角；关键讯息是，摩尔定律还未停止脚步，因为客户还在准备朝7纳米迈进。」

　　三星在不久前发表其10纳米制程，表示将跳过一个采用目前浸润式微影技术的7纳米节点版本，不过将会推出采用EUV的7纳米节点，目标是在2018年底以前量产；而台积电则表示，该公司至少会在2017年限量生产采用浸润式步进机的7纳米制程。

　　最终结果是，在18个月之后，IC设计业者会看到至少三种不同的7纳米制程，包括台积电与Globalfoundries分别推出的浸润式微影版本，以及Globalfoundries与三星联盟开发的EUV版本；英特尔尚未发表其7纳米制程细节，但预期晶体管密度将继续上升、每电晶成本还会进一步下降。

　　根据IEDM的摘要，Globalfoundries与三星的7纳米节点为了加速讯号传输，将采用一个厚应变松弛缓冲虚拟基板（strain-relaxed buffer virtual substrate）上的双应变通道，结合张力应变（tensile-strained） NMOS与压缩应变（compressively strained） SiGe PMOS之强化，将电流分别拉升11%与20%；这种方法应用创新的沟槽式磊晶（trench epitaxy），将大幅扩展的接触区域电阻最小化。

　　Globalfoundries在9月份时表示，该公司已经自行开发了采用浸润式步进机的7纳米制程，预计2018年量产；但该公司当时并未提及是否仍与三星在EUV版本上进行合作。Globalfoundries一位发言人表示，浸润式7纳米制程将达到1，700万晶体管闸极/每平方mm的逻辑密度。

　　IEDM的摘要指出，台积电的7纳米制程将采用提升的源/汲极磊晶制程，收紧晶体管通道并仅减少寄生效应，此外采用创新的接触方法以及铜/low-k互连架构，具备不同的金属间距（pitch）与堆栈特性（stack）。

　　芯片制造商之间的竞争日益白热化而且差距缩小，最新的市场变化显示，台积电与Globalfoundries/三星具备超越芯片产业龙头英特尔成为制程技术领先者的态势。而在近期之内，只有少数厂商能继续负担得起追随摩尔定律脚步所需的成本，估计应用于7纳米以下的EUV设备成本超越1亿美元。

　　然而，EUV的晶圆产能、良率与可靠度仍远未达到量产要求；对此Hutcheson预期，相关问题可望在接下来两年解决：「比起四重图形（quad patterning），EUV已经具备量产价值，接下来两年该系统将会在晶圆厂进行测试，使其达到生产价值。」

　　编译：Judith Cheng

　　（参考原文： TSMC， GF/Samsung Battle at 7nm，by Rick Merritt）