您好，欢迎来电子发烧友网！ ，新用户？[免费注册]

您的位置：电子发烧友网>源码下载>VHDL/Verilog/EDA源码>

verilog中的initial语句说明

大小：0.02 MB 人气： 2021-05-31 需要积分：2
{$username}的空间

无名亦有名

用户级别：注册会员

贡献文章：

贡献资料：

推荐 + 挑错 + 收藏(0) + 用户评论（0）

前往下载地址

分享到:

标签：仿真(130856)Verilog(108873)

解释verilog HDL中的initial语句的用法。

非常好我支持^.^

(0) 0%

不好我反对

(0) 0%

用户评论

发表评论即可获得积分！ 详见积分规则

      发表评论

      用户评论
      评价:好评中评差评

      发表评论，获取积分！ 请遵守相关规定！