为了更好地管理各类DDR3内存的特性，并提供一种简便的、带宽效率高的自动化方式来初始化和使用内存，我们需要一款高效DDR3内存控制器。
2021-02-09 10:08:00
10212 
2022年4月20日，中国苏州讯 —— 全球半导体存储解决方案领导厂商华邦电子今日宣布，将持续供应DDR3产品，为客户带来超高速的性能表现。 华邦的 1.35V DDR3 产品在 x8
2022-04-20 16:04:032554 
最近我在调试自制6657板子的DDR3初始化，发现一个很奇怪的现象，百思不得其解，我分别用GEL和KEYSTONE DDR3 INIT 在6657EVM开发板上做DDR3初始化，是没有问题的，我用
2019-01-08 10:19:00
DDR3内存控制器是DMA的一个从设备，英寸不会产生EDMA事件，数据的读写请求可以在EDMA控制器主设备中直接进行操作。2.14. 仿真在仿真期间，DDR3内存控制器将保持完全的功能，以允许模拟访问
2018-01-18 22:04:33
的6678到芯片相应拐角的长度？还有就是不知道这个DQS_ECC和CK_ECC应该怎么看呢？下面是我通过表格计算出来的ddr3初始化的值。
ps：写个简单的测试程序，发现写不进去数，我知道这肯定是我配置有问题，但就是不知道该怎么进行查找，还请专家帮忙解答下，谢谢了
2018-06-21 17:25:42
嗨论坛社区，我使用的是XC7K420T-2FFG1156 7系列FPGA，这里所有的银行都是HR银行。我想将4 GB DDR3连接到FPGA。我提到了xilinx EVM套件，其中DDR3与HP
2020-08-25 07:48:37
嗨，我是FPGA领域的新手。现在我正在使用Genesys2。我必须控制DDR3内存。我在Digilent网站上找到了一些使用micrlaze处理器的DDR3示例。但是，在我的情况下，我不必
2019-05-05 15:29:38
在调试335x的DDR3时，用的是CCS，非操作系统调试。
按TI给的AM335x——StarterKit.gel，这个文件导入到CCS,debug的时候，DDR3可以驱动，读写正常。按
2018-06-21 10:59:20
江山科技最新推出JS-9500内存测试仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条, 内存
2009-02-10 22:50:27
江山科技最新推出JS-9500内存测试仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条, 内存
2009-02-10 22:55:45
江山科技最新推出JS-9500内存测试仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条,笔记本
2009-08-17 23:00:19
江山科技最新推出JS-9500内存检测仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条, 内存
2009-02-10 22:53:43
江山科技最新推出JS-9500内存检测仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条, 内存
2009-03-12 16:05:56
江山科技最新推出JS-9500内存检测仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测内存条,笔记本
2009-08-17 22:58:49
概述: JS-9300A内存检测仪(SD/DDR/DDR2/DDR3)为领先业界的软硬件测试系统,采用国际内存业界最先进自动储存器测试程序,能快速、准确检测
2009-03-13 15:46:57
通过DDR3内存名MT41J128M16-16Meg*16*8Banks通过命名怎样算出内存的大小？
2017-06-15 21:19:11
DDR3（double-data-rate three synchronous dynamic random accessmemory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2
2019-05-22 08:36:26
DDR3基础详解最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有
2021-07-28 09:02:52
使用LatticeECP3 I/O协议板来实现并通过全部测试。图2展示了一个存储器控制器的框图。图最上面的配置接口用于设置设计的各个选项。DDR3 I/O模块使用I/O 基元来实现。指令译码模块根据每个bank
2019-05-24 05:00:34
共享交流一下，DDR3布线技巧
2016-01-08 08:17:53
CPU的DDR3总线只连了一片DDR3，也没有复用总线将DDR3的CS直接拉到地的话，DDR3初始化不成功所以说DDR3的CS信号是通过沿采样的吗，电平采样不行？无法理解啊还是有其他方面原因
2016-11-25 09:41:36
DDR3芯片读写控制及调试总结，1. 器件选型及原理图设计（1） 由于是直接购买现成的开发板作为项目前期开发调试使用，故DDR3芯片已板载，其型号为MT41J256M16HA-125，美光公司生产的4Gb容量DDR3芯片。采...
2021-07-22 08:33:54
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 编辑
各位好！关于DDR3，之前有小结过如果进行DDR3的SW leveling和进行EMIF4寄存器的配置。但是调试时，如果进行DDR3的问题定位，现小结一下，附上相关文档。如有相关问题，可在楼下跟帖讨论。谢谢！
2018-06-21 04:01:01
专家，你好，想节省代码设计的周期，请问是否可以提供6670的DDR3的驱动例子？谢谢
2018-06-21 13:34:52
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处?
2021-03-12 06:22:08
://blog.csdn.net/qq_42682826/article/details/102970701DDR4相比DDR3的相关变更点相比DDR3，DDR4存在诸多变更点，其中与硬件设计直接相关
2019-11-12 12:40:17
BeagleBone的参考设计中，DDR3设计是DDR3 Device without VTT Termination。而其他的AM335X的参考设计都是有VTT Termination
2018-06-21 03:05:42
各位专家，我使用altera的cyclone5的DDR3硬核控制器，输入时钟是国产的125兆50PPM有源晶振，现在调试时发现对DDR3的读写偶尔出错。我们测试DDR3接口的差分时钟，发现左右抖动
2018-05-11 06:50:41
Gowin DDR3 Memory Interface IP 用户指南主要内容包括 IP 的结构与功能描述、端口说明、时序说明、配置调用、参考设计等，旨在帮助用户快速了解 Gowin DDR3 Memory Interface IP 的产品特性、特点及使用方法。
2022-10-08 08:10:13
本次发布 Gowin DDR3参考设计。Gowin DDR3 参考设计可在高云官网下载，参考设计可用于仿真，实例化加插用户设计后的总综合，总布局布线。
2022-10-08 08:00:34
我们参照TMDXEVM6678L开发板设计了一块FPGA加DSP架构的处理板，由FPGA完成6678的boot启动任务。在进行程序烧录调试的过程中，出现了以下问题。未使用到DDR3内存部分的简单
2019-10-29 17:56:48
嗨，我订购了Xilinx的Virtex-6 FPGA连接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件号。谢谢
2019-08-26 14:00:59
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3资料。
2016-05-27 16:39:58
DDR3的IP核配置完毕后，产生了好多文件，请问如何调用这些文件实现DDR3的读写呢？看了一些文章，说是要等到local_init_done为高电平后，才能进行读写操作。请问DDR3的控制命令如
2016-01-14 18:15:19
看完保证你会做DDR3的仿真
2015-09-18 14:33:11
上过程吧》》》》首先接着在前一节的工程里面添加DDR3的配置，这过程很简单，直接选好最后一一个型号的DDR3即可。。。这是配置好后的工程Diagram视图下面是对memory的测试在SDK中新建存储器
2015-05-25 16:23:21
嗨，我正在设计一个定制FPGA板＆amp;我将使用带有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。我阅读了xilinx＆amp; amp; amp; amp
2020-04-17 07:54:29
的。DDR3控制器调用Write leveling功能时，需要DDR3 SDRAM颗粒的反馈来调整DQS与CK之间的相位关系，具体方式如下图一所示。Write leveling 是一个完全自动的过程。控制器
2022-12-16 17:01:46
的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。2、封装（Packages） 由于DDR3新增了一些功能，在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片
2011-12-13 11:29:47
1.项目的板子上要用到两颗DDR3芯片，板子打样回来可能要进行测试，对示波器的采样率可能会有比较高的要求，不知道大家在设计中用的是什么示波器，最好有具体型号2.既然说到DDR3了，有好些个问题都想
2017-10-26 09:54:13
大家好，我刚刚接触AM3359，板子在DDR3的调试中，遇到了一个问题，希望得到大家的帮助。
DDR3的参数设置中，有两个参数很是奇怪，一个是EMIF_SDCFG，这个参数有没有办法在不使用CCS
2018-05-15 05:49:26
大家好！
我刚刚买了TMDSEVM6678L开发套件，这款套件应该有512MB的DDR3 SDRAM，从图上看，有5块芯片组成这512MB的DDR3，但是我的板子上DDR3部分只有4块芯片，请教一下各位是我的板子少了一块芯片还是这4块芯片容量比5块的要大，所以总量还是512MB呢？
谢谢！
2018-06-24 05:29:03
使用LatticeECP3 I/O协议板来实现并通过全部测试。图2展示了一个存储器控制器的框图。图最上面的配置接口用于设置设计的各个选项。DDR3 I/O模块使用I/O 基元来实现。指令译码模块根据每个bank
2019-05-27 05:00:02
控制器的编写，并在Kintex-7 FPGA芯片上完成了功能测试及实现。1 DDR3连续读写操作的FPGA 实现设计选用８片Mircon公司型号为 MT42J128M16的芯片作为缓存区。每片芯片
2018-08-02 09:34:58
和控制。当接收到DSP写命令的时候，该设计开启写FIFO缓存功能，将对应数据按照MIG的时序要求写入DDR3；当接收到DSP读命令的时候，该设计按照要求产生对应的MIG读时序，控制数据进入读FIFO，进而
2018-08-30 09:59:01
大量收购现代DDR3长期回收现代ddr3，高价收购现代DDR3.大量求购现代DDR3.深圳帝欧专业电子回收，帝欧赵生***QQ1816233102/879821252邮箱dealic@163.com
2021-10-13 19:18:05
现在因为项目需要，要用DDR3来实现一个4入4出的vedio frame buffer。因为片子使用的是lattice的，参考设计什么的非常少。需要自己调用DDR3控制器来实现这个vedio
2015-08-27 14:47:57
大家好，我在DDR3规格中发现JEDEC79-3E定义VOH（DC）是DC输出高测量级别（用于IV曲线线性）。但是没有关于如何测量高输出直流输出的指南，特别是当信号在高电压时有环时，请参见附图。谁能
2019-04-17 13:59:13
自建Spartan6 DDR3仿真平台
2019-08-01 06:08:47
激光器，AXI互连，DDR3和我们的IP模块，我们可以进行功能级仿真。但是在得到bitfile之后，我们已经编写了Kintex705评估板，我们没有得到init_calib_complete信号，我们
2020-08-05 13:45:44
怎样对DDR3芯片进行读写控制呢？如何对DDR3芯片进行调试？
2021-08-12 06:26:33
本帖最后由 一只耳朵怪 于 2018-6-20 11:34 编辑
各位专家好！刚刚学习DSP,还没有入门。实验室购买了TMS320C6678开发板。请问：1、为什么DSP需要外接DDR3?2
2018-06-20 00:40:57
我需要在V7中实现与DDR3 SDRAM相同的功能和接口。这意味着命令/地址，读取数据和写入数据流的方向与MIG的方向不同。这可以实现吗？
2020-07-14 16:18:04
DDR3/4 PHYRESPONSIBILITIES:1. Develop the specification & implement the circuit for the DDR
2017-11-13 14:46:14
概述OMG DDS（Data-Distribution Service）协议测试套件是北汇信息与臻容科技合作研发的针对 DDS 中间件软件的测试套件。该套件用于验证 DDS（Data-Centric
2023-10-11 13:48:54
本文介绍了DDR3 SDRAM 的基本特点和主要操作时序,给出了一种基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的设计方法。详述了控制器基本结构和设计思想,分析了各模块功能与设计注意事项,并
2010-07-30 17:13:55
30 不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 "对DDR参数和协议进行测量和调试的技巧"研讨会
安捷伦科技公司将于12月22日上午10:00举办中文网上研讨会，题目为“利用混合信号示波器对DDR参数和协议进行测量和
2009-12-15 18:04:481068 Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114257 
内存模块专业制造商G.Skill日前针对IntleCore i-300系列Ivy Bridge处理器推出了两款新内存套件。这个新的套件频率能达到2.80GHz，是目前行业最快的双通道DDR3内存。
2012-04-26 11:00:06956 泰克公司推出用于逻辑调试和协议验证的下一代DDR3探测解决方案，采用了泰克TLA7000系列逻辑分析仪支持DDR3-2133 MT/s和DDR3-2400 MT/s。这是目前市面上性能最高的DDR3协议测试解决方案。
2012-05-04 14:19:171188 总结了DDR和DDR2，DDR3三者的区别，对于初学者有很大的帮助
2015-11-10 17:05:3736 Xilinx FPGA工程例子源码：Xilinx DDR3最新VHDL代码(通过调试)
2016-06-07 14:54:5777 基于协议控制器的DDR3访存控制器的设计及优化_陈胜刚
2017-01-07 19:00:3915 DDR3是目前DDR的主流产品，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。最开始的DDR, 芯片采用的是TSOP封装，管脚露在芯片两侧的，测试起来相当方便；但是，DDRII和III就不一样了，
2017-11-06 13:44:108454 
Group具备独立启动操作读、写等动作特性，Bank Group 数据组可套用多任务的观念来想象，亦可解释为DDR4 在同一频率工作周期内，至多可以处理4 笔数据，效率明显好过于DDR3。
2017-11-07 10:48:5152790 
虽然新一代电脑/智能手机用上了DDR4内存，但以往的产品大多还是用的DDR3内存，因此DDR3依旧是主流，DDR4今后将逐渐取代DDR3，成为新的主流，下面我们再来看看DDR4和DDR3内存都有哪些区别。相比上一代DDR3，新一代DDR4内存主要有以下几项核心改变：
2017-11-08 15:42:2330895 针对采用DDR3接口来设计的新一代闪存固态盘（SSD）需要完成与内存控制器进行通信与交互的特点，提出了基于现场可编程门阵列（ FPGA）的DDR3协议解析逻辑方案。首先，介绍了DDR3内存工作原理
2017-12-05 09:34:4410 我们通过Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封装，速度等级等信息。
2019-03-03 11:04:151909 
本文档的主要内容详细介绍的是DDR和DDR2与DDR3的设计资料总结包括了：一、DDR的布线分析与设计，二、DDR电路的信号完整性，三、DDR Layout Guide，四、DDR设计建议，六、DDR design checklist，七、DDR信号完整性
2020-05-29 08:00:000 从成本的角度来看，DDR3也许的确要比DDR4低一些，所以从这个角度可以讲通。
2020-09-08 16:28:234062 这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
2021-05-02 09:05:002979 
DDR4相比DDR3的相关变更点相比DDR3，DDR4存在诸多变更点，其中与硬件设计直接相关的变更点主要有： 增加Vpp电源； VREFDQ删除； CMD、ADD、CTRL命令的端接变更为
2021-11-06 20:36:0028 这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
2022-08-16 10:28:581241 一、DDR3简介 DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据
2022-12-21 18:30:051915 本文开源一个FPGA项目：基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式：《DDR3读写测试》，如果在某些项目中，我们需要把DDR挂载到AXI总线上，那就要通过MIG IP核提供的AXI接口来读写DDR。
2023-09-01 16:20:371896 
本文介绍一个FPGA开源项目：DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。
2023-09-01 16:23:19743 
DDR3是2007年推出的，预计2022年DDR3的市场份额将降至8%或以下。但原理都是一样的，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。
2023-10-18 16:03:56518 
DDR4和DDR3内存都有哪些区别？ 随着计算机的日益发展，内存也越来越重要。DDR3和DDR4是两种用于计算机内存的标准。随着DDR4内存的逐渐普及，更多的人开始对两者有了更多的关注。 DDR3
2023-10-30 09:22:003905
电子发烧友App
工商网监
评论