3D NAND闪存已经走了多远，未来会怎样？

全球存储市场对高密度 NAND 闪存的需求不断增长。目前，这一需求已通过许多发展得到满足，不仅体现在当今闪存控制器的功能上，而且尤其是在过去十年中一直处于存储讨论和发展中心的 3D NAND 架构。

随着工业物联网 (IIoT)、智能工厂、自动驾驶汽车和其他数据密集型应用程序的不断发展，这些苛刻应用程序的数据存储要求变得更具挑战性。虽然与传统 HDD 相比仍然存在价格溢价，但 3D 架构的发展正在将闪存存储带入更广泛的市场，因为它更具可扩展性并且变得更实惠。

3D 技术：浮栅与电荷陷阱技术

自 1980 年代在 SLC 闪存的 2D 平面景观中出现以来，闪存驱动器一直在使用 浮栅技术。3D 技术将事物带入了第三维度，并带来了新的挑战和对电荷陷阱等编程技术的回归，供应商开始重新考虑用于企业级 SSD。虽然大多数 3D 制造商现在已经转向电荷陷阱技术以实现更好的耐用性和可扩展性，但平面技术仍然主要使用浮栅技术来存储数据。

有人认为，基于电荷陷阱技术的 NAND 闪存不太容易受到损坏和泄漏的物理影响。这直接影响驱动器上的错误率和剩余编程/擦除 (P/E) 周期等方面。然而，电荷陷阱也面临着数据保留方面的挑战，尤其是在较高温度下，这在汽车领域中是一个重大问题，因为承受较高温度是质量要求。

浮栅简图

电荷陷阱的简单示意图（来源：东芝）

无论是电荷陷阱还是浮栅技术，从任何给定主机系统发送到 NAND 闪存的数据都需要由闪存控制器管理。这就是为什么高度可靠的控制器是高性能系统不可或缺的一部分。3D 架构为高密度闪存开辟了道路，但基于该技术的存储应用现在对更高水平的可靠性和数据保留的需求越来越大，只有通过高端控制器才能实现。归根结底，闪存控制器的选择是实现更高耐用性和寿命的关键。

为什么选择 3D 技术：缩放的经济学

一种明显的解决方案是使存储单元更小。闪存已经从 120 nm 制造工艺发展到今天使用的 14 或 15 nm 工艺。这种缩放使容量增加了大约 100 倍（因此降低了每比特成本）。但是，我们正在达到半导体工艺的缩放极限。

另一种方法是在每个存储单元中存储更多的数据位。最初的单级单元变成了多级单元 (MLC)，它在每个单元中存储了四个不同级别的电荷，相当于两个数据位。从那时起，闪存被设计为在每个单元中存储三位（三级单元，TLC）和四位（四级单元，QLC）。这种方法存在一些问题：需要更精确地控制和测量存储的电荷，这使得读取和写入速度稍慢且更容易出错。然而，密度的增加和每比特成本的相应降低使得它在某些应用中是值得的。

为了满足提高存储密度的需求，闪存制造商现在已经进入第三维度。在 3D 架构中，构建多层存储单元以在硅中创建 3D 结构。这样可以为相同的表面积提供更多的存储空间。3D 架构是通过在硅片中垂直构建单元层来制造的。这需要更复杂的制造工艺，但可以大大提高存储密度，并避免与较小特征尺寸相关的问题。

3D flash示意图（来源：东芝）

重要的是要承认，更复杂的制造过程不仅仅被存储密度的增加所抵消。例如，即使该工艺使晶圆成本翻倍，将存储密度提高 10 倍或 100 倍也会导致每比特成本显着降低。

未来是什么样子的

当前的 3D 架构使用多达 176 层。尽管目前似乎对层数没有任何硬性物理限制，但要远远超出这个范围，可能需要结合不同的开发方法将 3D 裸片堆叠在一起。最近的文章讨论了行业领导者计划在晶圆工艺中堆叠两个 128 层以实现 256 层。

过去十年中 3D 架构的发展使大容量闪存驱动器在全球范围内更容易实现。尽管这项技术在性能、寿命和使更高密度电池（TLC、QLC）更可靠的能力方面带来了许多好处，但它也与复杂且极其昂贵的制造工艺相结合。

结论

虽然这些制造工艺已经被存储密度的增加所抵消，但向更高密度单元结构的转变使得对更高质量闪存控制器的需求在实现存储系统中所选 NAND 闪存的全部潜力方面更加不可或缺。当考虑到整个数据存储领域中截然不同的用例时，这一概括性陈述就更加相关：从移动设备中的消费级 eMMC 到服务器场中的高性能 SSD，再到工业自动化工厂中的安全驱动 PLC。每个用例都有不同的需求，为了更好地了解 3D NAND 闪存如何使存储系统受益，我们建议与闪存控制器供应商联系，他们可以详细解释这一点。

审核编辑 黄昊宇