- 浅析3D CT闪存性能和可靠性分析和优化方法

它的独特在于读取Lower page（低内存页）和upper page（高内存页）的延迟基本是一条直线，而它的middle page（中间页）最慢，想知道读取过程是怎么发生的，那么对于lower page和upper page，我们要读两次，而对于一个middle page我们有更多次的操作，因此中间页的延迟会更大一些。

通过这些特性，我们知道了大概的趋势。好处在于我们作为一个用户在用的时候，比如大家用的手机，你会知道随着你使用时间变长，比如手机你用了半年以上，它的磨损度变大，你会觉得手机变慢。

现在，在手机变慢的过程里，我们的存储存在很大的瓶颈问题，根据测试过程中所产生的曲线拐点特性，实际上，我们是可以对闪存寿命做一些动态预测的。

第二，我们看它的可靠性特征。我们发现Charge Trap和Floating Gate里，Charge Trap有一个新特性，我们称之为Fast DeTrapping（快速电荷释放），就是一个数据刚写入Floating Gate里，或者内存页的时候，我们会发现它前期的误码率上升非常非常快，也就是说在一秒到十秒的时候，你的数据刚写进去，你去读，这个数据基本是不可用的特性。

我们来分析一下它的原因，实际上在Floating Gate内部有一个节点松驰效应，有一个电荷移动，就导致了阈值电压进行很大的漂移，写进去马上读是用自己的原始电压，因此看上去错误率会很高。

同时我们发现Charge Trap写入的时候，因为我们说Trap是捕获效应，数据刚刚写进，叫做shadow trap（影像捕获），写入一个浅的区域，实际上电荷没有钩住，因此这时电荷很容易被泄露出去，它必须经过一秒到十秒之后，才能写到存储层里，这样我们的电荷才是稳定的状态。因此，对于Charge Trap结构最后有一个不可靠问题，我们称之为Fast DeTrapping。

第二，研究可靠性时，我们关注两个问题——Endurance（耐久性）和，Read Disturb（读串扰）的问题，我们看一下误码率实测的图，可以发现Charge Trap整个TLC的特性，如果我们只考虑耐久性，它的P/E Cycle（编程擦除周期）能支撑的次数其实已经接近 2D的MLC特性，整个在空间分布上，不管是Floating Gate还是Charge Trap，在其内部都会存在块分布以及页分布的不均衡的问题，在测试的过程中，它最多的时候基本可以查到一个数量级的差别，如图显示，可能有的已经到了10-3，有的在10-2指数关系上。

从整个P/E Cycle和EBER（过高误比特率）来看，建模过程基本呈现指数级关系，而从总的耐久性来看（C）图的时候，我们认为它能支撑P/E Cycle的有两个指标，一个是原始误码率要低于5×10-3，第二个是编程延迟，在数据往里写的时候，超过一定时间，就会给你一个程序，因此这个时候我们看到平均寿命的次数基本上与MLC持平。

第三个我们想研究的问题，是编程过程中增加了电压，我们实际上在编程配置时给它增加了电压，这也增加了vpass电压，会导致阈值电压有一个漂移，这个漂移过程中，我们会看到整个阈值电压是向右漂移的，而整个低状态位受阈值电压的左右更多一点。

当你想从系统层次上弥补电压漂移问题的时候，在构建模型时，要考虑它其实也是一个阶梯性弥补的方式。

然后是Retention（数据保存时间）的问题，它跟RBER（过高误比特率）的关系，实际上是一个对数关系，我们会用AI的方法对这条线做拟合处理，就怕这条线是一个抖动线，那么就很难用拟合的方法把这条线拟合出来，而对于Retention和RBER的对数关系，当呈现非拐点线的情况下，我们就可以去把这条线用拟合的方法实现，目前我们实验室也做了对应的研究工作，基本上可以把这条线全部拟合出来。

总结一下，从特性方面，与Floating Gate相比，Charge Trap的数据耐久性非常好，但数据保存时间不长。第二，Charge Trap有一个典型问题，从做控制器的层面来讲，一定要把这一点避开。第三个，编程和read disutrb都会使电压向右漂移，Retention是向左漂移，为了能够整个读取性能进行优化，基于最小二乘快速拟合电压的方法（吴教授该部分介绍目前暂不公开），能有效地提高闪存的读取性能，降低它的原始误码率。