0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MOSIS在领先的FinFET工艺设计中为DRC和LVS signoff部署IC Validator

新思科技 来源:YXQ 2019-07-30 08:37 次阅读

新思科技近日宣布MPW(多项目晶元)领先供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案,辅助以高度可扩展的引擎,助力MOSIS 大大提高物理验证速度。MOSIS在FinFET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)signoff部署了IC Validator。

“MOSIS 提供MPW设计,为用户加快生产速度并降低成本。我们需要一种高效的物理验证解决方案,以确保设计流片的准时交付。IC Validator使我们的工程师具备满足生产力和性能要求的各项功能,按时sign off。”

IC Validator是新思科技Fusion Design Platform™的关键组件。它是一个全面的物理验证工具套件并可高度扩展,包括DRC、LVS、可编程电气规则检查(PERC)、虚拟金属填充和可制造性设计(DFM)增强功能。IC Validator在架构时便秉持实现高性能和可扩展的宗旨,利用智能内存感知负载调度和平衡技术,让主流硬件得到最大程度的利用。它可在多台机器上同时使用多线程和分布式处理方法,利用可扩展性优势,扩展到1000余个CPU

“在先进的工艺技术中,由于制造复杂性的增强,按既定进度完成物理验证成为新的挑战。IC Validator满足所有主要晶圆代工厂所提供的高性能、可扩展性和现成经优化的运行指令集(runset),为设计人员实现了生产芯片的最快途径。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    782

    浏览量

    50287
  • MOSIS
    +关注

    关注

    0

    文章

    2

    浏览量

    2266

原文标题:MOSIS基于新思科技IC Validator进行FinFET芯片物理验证

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    YOLOv6LabVIEW的推理部署(含源码)

    相关介绍文章,所以笔者实现YOLOv6 ONNX LabVIEW部署推理后,决定和各位读者分享一下如何使用LabVIEW实现YOLOv6的目标检测。
    的头像 发表于 11-06 16:07 85次阅读
    YOLOv6<b class='flag-5'>在</b>LabVIEW<b class='flag-5'>中</b>的推理<b class='flag-5'>部署</b>(含源码)

    混合部署 | RK3568上同时部署RT-Thread和Linux系统

    的任务,则可以独立的 RT-Thread 分区运行,与 Linux 系统相隔离,以确保系统的安全性和关键任务的稳定执行。 烧写支持RT-Thread的AMP系统后,通过串口终端可以看到Linux
    发表于 11-01 10:31

    AS5805M功放DRC和AGL的区别是什么?

    各位好,请教一下TAS5805M功放DRC和AGL的区别,两者都有阈值可以设置,这个阈值有什么区别呢? 另外,若需要限功率某一值,DRC和AGL功能都要开启的情况下,两者的阈值是
    发表于 10-09 08:09

    混合部署 | RK3568上同时部署RT-Thread和Linux系统

    的任务,则可以独立的 RT-Thread 分区运行,与 Linux 系统相隔离,以确保系统的安全性和关键任务的稳定执行。 烧写支持RT-Thread的AMP系统后,通过串口终端可以看到Linux系统
    发表于 09-18 10:54

    混合部署 | RK3568上同时部署RT-Thread和Linux系统-迅电子

    混合部署 | RK3568上同时部署RT-Thread和Linux系统-迅电子
    的头像 发表于 09-06 15:32 321次阅读
    混合<b class='flag-5'>部署</b> | <b class='flag-5'>在</b>RK3568上同时<b class='flag-5'>部署</b>RT-Thread和Linux系统-迅<b class='flag-5'>为</b>电子

    ACM8687创新一代DRC算法

    由于传统DRC是计算RMS,必然有几个周期的波形是可能失真的。ACM8687除了RMS DRC之外,采用专利技术,加入PEAK检测。
    的头像 发表于 04-26 17:31 1191次阅读
    ACM8687创新一代<b class='flag-5'>DRC</b>算法

    基于LVS+Keepalived实现高可用负载均衡

    LVS 是一种预装在 Linux 系统,基于四层、具有强大性能的反向代理服务器。ipvsadm 是 LVS 的命令行管理工具。
    的头像 发表于 04-09 12:30 1019次阅读
    基于<b class='flag-5'>LVS</b>+Keepalived实现高可用负载均衡

    PADS DRC报焊盘之间距离过小,焊盘间距7,但是规则的安全间距5

    PADS DRC报焊盘之间距离过小,焊盘间距7,但是规则的安全间距5
    发表于 01-25 13:50

    FinFET工艺之self-heating概念介绍

    当做到FinFET工艺时才了解到这个名词,平面工艺时都没有接触SHE(self-heating effect)这个概念。为什么到FinFET
    的头像 发表于 12-07 09:25 2011次阅读
    <b class='flag-5'>FinFET</b><b class='flag-5'>工艺</b>之self-heating概念介绍

    22nm技术节点的FinFET制造工艺流程

    引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 FinFET
    的头像 发表于 12-06 18:17 4588次阅读
    22nm技术节点的<b class='flag-5'>FinFET</b>制造<b class='flag-5'>工艺</b>流程

    芯片后端signoff的RC corner指什么?

    今天想聊一聊STA相关的RC corner的问题。我先简单介绍一些什么是signoff的corner,然后重点聊一聊RC corner。
    的头像 发表于 12-05 14:11 1308次阅读

    芯片后端设计的DRC是什么?

    DRC的全称为design rule check,也就是设计规则检查。广义上DRC会包含很多分类,只要是设计规则广义上都可以成为DRC
    的头像 发表于 12-04 13:55 2463次阅读

    是否可以CC中使用DRD AutoFix帮助快速DRC收敛呢?

    版图设计,常常需要花费很多的时间来clear DRC Violation,是否可以版图设计过程来规避一些
    的头像 发表于 12-01 16:00 490次阅读
    是否可以<b class='flag-5'>在</b>CC中使用DRD AutoFix帮助快速<b class='flag-5'>DRC</b>收敛呢?

    怎样用ADAU1761设计DRC的压缩/扩展?

    请问怎样用ADAU1761设计DRC的压缩/扩展。我SigmaStudio 4.5的模块只找到RMS。如果用ADAU1761设计DRC要怎样做
    发表于 11-28 06:41

    Calibre DRC报告自动做修复的教程分享

    某些DRCInnovus里面检查可能没有问题,但是到了Calibre/ICV检查可能发现有DRC问题。
    的头像 发表于 11-16 11:05 3473次阅读