0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA开发中如何对整个设计添加时序约束

FPGA之家 来源:未知 作者:刘勇 2019-07-31 14:50 次阅读

什么是静态时序分析?

通俗来说:在输入信号到输出信号中,因为经过的传输路径、寄存器、门电路等器件的时间,这个时间就是时序。开发工具不知道我们路径上的要求,我们通过时序约束来告诉开发工具,根据要求,重新规划,从而实现我们的时序要求,达到时序的收敛。

我们对整个设计添加时序约束,让整个设计。

时序的欠约束:约束的少了;

时序的过约束:约束了过了;

时序基本概念:时钟

建立时间setup和保持时间hold

建立时间:在时钟上升沿前,数据不能改变的最小时间;

保持时间:在数据上升沿后,数据不能改变的最小时间;

例子

满足reg的时间符合
建立REG3 setup时间违规,导致输出不确定

三种时序路径

分析一个寄存器的延时

setup slack余量,这个时间是差了一个时钟周期;

数据达到时间,首先是发射时钟+时钟到REG1的延时+reg1的延时+传输路径的延时

数据时间需求:锁存时钟+时钟到reg2的延时-setup时间

hold时间余量,这里分析的应该是同一个周期里面的时间,这个时间是对齐的;

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21619

    浏览量

    601146
  • 时序设计
    +关注

    关注

    0

    文章

    21

    浏览量

    43923

原文标题:FPGA学习-时序分析基础001

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA电源时序控制

    电子发烧友网站提供《FPGA电源时序控制.pdf》资料免费下载
    发表于 08-26 09:25 0次下载
    <b class='flag-5'>FPGA</b>电源<b class='flag-5'>时序</b>控制

    深度解析FPGA时序约束

    建立时间和保持时间是FPGA时序约束两个最基本的概念,同样在芯片电路时序分析也存在。
    的头像 发表于 08-06 11:40 515次阅读
    深度解析<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的<b class='flag-5'>时序</b><b class='flag-5'>约束</b>

    FPGA的学习笔记---FPGA开发流程

    吧。 1、设计初期,要考虑的是需要多少逻辑资源、IO口、信号电平、功耗,如何划分模块等。 2、确定了1的需求后,就要根据原理图,进行底层的设计输入工作。整个设计工作,需要开发工具以及仿真软件,检查
    发表于 06-23 14:47

    FPGA 高级设计:时序分析和收敛

    Static Timing Analysis,简称 STA。它可以简单的定义为:设计者提出一些特定的时序要求(或者说是添加特定的时序约束),套用特定的
    发表于 06-17 17:07

    Xilinx FPGA编程技巧之常用时序约束详解

    今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解,话不多说,上货。 基本的约束方法 为了保证成功的设计,所有路径的时序要求
    发表于 05-06 15:51

    FPGA工程的时序约束实践案例

    详细的原时钟时序、数据路径时序、目标时钟时序的各延迟数据如下图所示。值得注意的是数据路径信息,其中包括Tco延迟和布线延迟,各级累加之后得到总的延迟时间。
    发表于 04-29 10:39 629次阅读
    <b class='flag-5'>FPGA</b>工程的<b class='flag-5'>时序</b><b class='flag-5'>约束</b>实践案例

    时序约束实操

    添加约束的目的是为了告诉FPGA你的设计指标及运行情况。在上面的生成约束之后,在Result àxx.sdc中提供约束参考(请注意该文件不能
    的头像 发表于 04-28 18:36 2106次阅读
    <b class='flag-5'>时序</b><b class='flag-5'>约束</b>实操

    FPGA开发过程中配置全局时钟需要注意哪些问题

    FPGA开发过程中,配置全局时钟是一个至关重要的步骤,它直接影响到整个系统的时序和性能。以下是配置全局时钟时需要注意的一些关键问题: 时钟抖动和延迟 :全局时钟资源的设计目标是实现最
    发表于 04-28 09:43

    Xilinx FPGA约束设置基础

    LOC约束FPGA设计中最基本的布局约束和综合约束,能够定义基本设计单元在FPGA芯片中的位置,可实现绝对定位、范围定位以及区域定位。
    发表于 04-26 17:05 1046次阅读
    Xilinx <b class='flag-5'>FPGA</b>的<b class='flag-5'>约束</b>设置基础

    Xilinx FPGA编程技巧之常用时序约束详解

    今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解,话不多说,上货。 基本的约束方法为了保证成功的设计,所有路径的时序要求
    发表于 04-12 17:39

    读《FPGA入门教程》

    设计的代码风格有明显差异,特别是在功耗、速度、时序等要求上。例如ASIC设计根据要求会有意识地采用某些组合逻辑、门控时钟等,以降低功耗或提高速度。 第三章详细介绍了FPGA开发流程
    发表于 03-29 16:42

    fpga时序仿真和功能仿真的区别

    FPGA时序仿真和功能仿真在芯片设计和验证过程各自扮演着不可或缺的角色,它们之间存在明显的区别。
    的头像 发表于 03-15 15:28 1885次阅读

    FPGA基本开发设计流程

    ,利用芯片内部的各种连线资源,合理正确地连接各个元件。目前,FPGA的结构非常复杂,特别是在有时序约束条件时,需要利用时序驱动的引擎进行布局布线。布线结束后,软件工具会自动生成报告,提
    发表于 12-31 21:15

    FPGA时序约束--基础理论篇

    FPGA开发过程中,离不开时序约束,那么时序约束是什么?简单点说,
    发表于 11-15 17:41

    #共建FPGA开发者技术社区,为FPGA生态点赞#+2023.11.8+FPGA设计的实践与经验分享

    1.对输入输出进行限制,例如可接受的输入范围和输出幅度等 2.将功能拆分为多个模块,降低设计复杂度,方便调试和维护3.添加注释和文档,方便代码理解和后期维护。 以上是FPGA设计的一些经验和技巧分享,希望能够对大家有所帮助。
    发表于 11-08 15:25