关于超低功耗器件的模型问题分析和应用

最近有朋友跟我说, 某个FOUNDRY提供的PDK 做了低功耗电路设计后, 发现高温下面差距很大, 不知道该怎么办. 朋友不懂器件, 我给他举了个例子PDK就像砖头, 电路设计就象造房子, 砖头不好,房子设计地再好,时间也不会长,变成楼歪歪. 另外, FOUNDRY 提供的PDK就象食堂的大锅菜, 不会为每个设计公司定制, 而恰恰设计公司还是需要小锅菜来增加自己设计的附加价值. 这里就谈到了PDK的二次开发, 比如, 器件模型的温度需要延伸到300度, 或者低温到-197度等等, 这个半导体厂是提供不了的。
对于低功耗电路, 我们先来看看器件的漏电流如何而来, 这样就知道该如何减少漏电流.

比如在Vg=0V时候, 器件的漏电流来自SUBTHRESHOLD 区域, 可以看出,这个区域, 漏电流变化很大, 如果FOUNDRY模型没有好的拟和,那么这个是比较糟糕的,特别是高温的条件下. 因为ANALOG区域, SUBTHRESHOLD 区域是工作区域, 所以, 这块区域非常重要, 所以, 对应不同的应用, 很多设计公司把FOUNDRY的PDK拿到后作二次开发,所以他们的产品为什么有竞争力. 这就是为什么有些公司愿意买ARM 的IP而不用FOUNDRY免费IP的道理一样.
数字电路, 注重的是Ion/Ioff 准确性, 而模拟电路, 首先注重SUBTHRESHOLD区域准确性, 如果图中的I-V CURVE网右移动, 那边 VGS=0时候的漏电流在GIDL的区域,比较平稳, 随着温度的变化,就不会有大变化.Ioff 拟和的不好, 也不会太差, 相反, 我们可以把模拟电路SUBTHRESHOLD 区域拟合的很好.所以, VTH的选择非常重要,特别是高温下面I-V曲线的特性和漏电流的情况.漏电流的种类很多, 在不同温度下, 特性也不同,而且分部也不同(工艺的变化导致)。 比如有GIDL， Gate leakage, junction leakage, substhreshold leakage, substrate leakage current 等等。 器件在不同工作状态下，漏电形式和种类都可能不同，首先把器件模型做好了，就为低功耗电路设计设计打好了基础，接下来就是电路和系统层次如何实现低功耗。 好的设计需要全方面的配合，缺一不可，希望上面的简单说明对大家有些参考意义。