0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何避免抖动给电路带来的影响

PCB线路板打样 来源:LONG 2019-08-07 14:47 次阅读

COM(通道操作裕度)将多个测量值组合成一个类似于信噪比的品质因数,类似于ENOB(有效位数),用于表征模数转换器。使用COM,边距越大,通道越好。因为COM是根据不同的测量结果构建的,并且包含了模型的结果,所以有很多方法可以使它失败。

当我们介绍这个新的可观察时,我们应该回顾一下我们如何处理类似的情况差不多15年前:抖动。

与COM相比,抖动似乎很简单:信号转换时间相对于理想的变化。很容易将分布视为这些时序变化的直方图。图1显示了示波器如何在眼图中显示抖动,现在它使用直方图来表征抖动。

图1.示波器可以为您提供抖动分布(来源:Teledyne LeCroy)。

总抖动的错误
Peak-to - 时钟数据表已经出现了几代的峰值抖动,结果证明是不合适的。来自随机过程的抖动 - 主要来自SerDes参考时钟内的相位噪声 - 随时间变化;测量峰峰值抖动的时间越长,得到的抖动就越大。在这一点上,我们这些推动高速串行数据技术标准的人遵循了Yogi Berra的建议:“当你走到路边时,拿走它。”

远离定义不明确的,不可能再现峰峰值抖动,我们做出了合理的选择,将BER(误码率)纳入新数量的定义TJ(BER)(BER定义的总抖动)。 TJ测量给定BER下的闭眼,也就是说,如果TJ(BER)小于指定BER的位周期,那么你有一些抖动余量,你应该没问题 - 这是峰值的理想特征 - 达到峰值测量。

听起来很棒!周围喝酒,对吗?

好吧,因为我们关心的BER非常低,1E-12到1E-18,TJ(BER)结果需要很长时间来测量并且是唯一的可以测量它的设备,BERT(误码率测试仪)非常昂贵,而且对于诊断实验室中的其他问题并不是那么有用。因此,我们开发了可以快速进行测量来估算TJ(BER)的技术,但这导致了一个巨大的问题;你可以称之为clusterjitter。外推技术依赖于示波器测量抖动的独立组件的能力:RJ,DJ,ISI,PJ,DCD,以及您知道或希望忘记的几个缩写。

不同的测试 - 和 - 测量公司开发了不同的方法,测量结果不一致。从2000年到2006年,来自不同T& M公司的设备 - 您知道并依赖的公司以及制造出色设备的公司 - 至少相差30%且经常超过100%。直到2004年,任何人都组装了一个系统,可以准确地区分哪些结果是正确的,哪些是错误的。

问题来自于我们如何选择将RJ,DJ,ISI,PJ等搅入我们估计TJ(BER)的炖牛肉。通过从相互依赖的数量的g building建立TJ(BER)(图2),我们无法确定进入炖牛肉的测量中的错误。你看,如果你改变了ISI的数量,你也改变了RJ。添加串扰,所有投注均已关闭。

图2.调整相互依赖变量的数字很难,COM是一个炖牛肉。

当我们从几Gbits/s前进到10+ Gbits/s ,ISI(符号间干扰)是最大的问题。 ISI是由频道的频率响应引起的;它将信号的幅度和定时偏移量取决于发送符号的顺序。这让我们看到了COM以及历史重演的可能性。

早在2003 - 2004年,当时安捷伦科技公司的一群人构建了一个精密抖动发射器,并提供了所有抖动分析仪。所有的测试和衡量公司的工作。我们将精确数量的RJ,PJ,ISI和DCD用于炖牛肉(随机抖动,周期性抖动,符号间干扰和占空比失真),进行了数百次测量然后......我坐在客厅的平静处确定最好的技术。我遇到的最大问题是成分太多了。尽管我非常精确地知道每种类型的每种类型的抖动有多少,但是没有办法确定为什么不同的技术失败(它们都失败了!)。

为了理解测量结果,我必须做基础科学:从我们可以构建的最干净,最低抖动系统开始,然后一次注入一种类型的抖动,比较结果,然后添加第二种类型的抖动,依此类推。花了六个整整一周的时间来分析数据并发现哪些技术是准确的以及为什么。经过两年多的时间,T& M行业开始在10-15%的范围内汇聚成结果 - 整个行业已经混淆了五年多,至少有一家公司因为未能准确生产而停业结果。

回到COM,从几个原因中产生的单一品质因数可以在不牺牲互操作性的情况下实现设计灵活性。这种组合 - 灵活性和互操作性 - 是技术标准的圣杯。没有人希望标准类似于技术社会主义,但每个人都希望它能确保互操作性。答对了! COM。

除非我们遇到与抖动相同的问题。

COM由信号幅度与集体信号损伤之比给出。它包括来自信号通道的损伤,所有串扰干扰源通道以及标准委员会可能想到的所有其他损伤源。

如何避免抖动给电路带来的影响

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路
    +关注

    关注

    172

    文章

    5829

    浏览量

    171822
  • PCB打样
    +关注

    关注

    17

    文章

    2968

    浏览量

    21632
  • 华强PCB
    +关注

    关注

    8

    文章

    1831

    浏览量

    27705
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    42955
收藏 人收藏

    评论

    相关推荐

    波形出现震荡带来的影响怎么避免

    1.频谱仪上接了470频段天线,模块发,采用耦合的方式。波形出现震荡, 波形震荡会影响 模块的接收?2.波形震荡会带来那些影响3.对于波形的震荡可以采取那些措施来避免呢。
    发表于 11-13 18:12

    为什么杂散会带来额外抖动

    为什么杂散会带来额外抖动?时钟相位噪声测量解析
    发表于 03-17 07:34

    测量信道工作余量时能否避免犯测量抖动时的相同错误?

    我们在测量信道工作余量时,能否避免犯测量抖动时的相同错误?
    发表于 05-06 08:52

    【原创视频】如何避免OCL电路交越失真设计

    大家上午好!今天大家带来【如何避免OCL电路交越失真设计】讲解视频,我们会持续更新,有问题可以留言一同交流讨论。上期回顾:运放+三极管实现恒流源
    发表于 12-09 09:02

    【原创视频】旋变驱动电路OCL电路避免交越失真设计

    大家下午好!今天大家带来【旋变驱动电路OCL电路避免交越失真设计】讲解视频,我们会持续更新,有问题可以留言一同交流讨论。上期回顾:如何
    发表于 12-13 18:02

    如何视频进行防抖动处理

    iMovie for Mac乃是苹果官方出品的专为Mac OS平台设计的视频剪辑软件,本文就大家讲解了iMovie教程——如何视频进行防抖动处理?对抖动的片段进行防
    发表于 01-12 06:17

    如何避免“断头线”带来的DFM(可制造性)问题

    的走线。下面为大家讲解华秋DFM软件如何检查光绘文件的断头线,避免断头线带来一系列的生产品质问题。断头线是如何产生的?01扇出打孔的走线过长导致的断头线:修改设计文件后,没有使用DFM检查,布的走线
    发表于 11-18 11:17

    抖动单脉冲电路

    抖动单脉冲电路
    发表于 04-10 18:14 2592次阅读
    防<b class='flag-5'>抖动</b>单脉冲<b class='flag-5'>电路</b>图

    抖动延时可调键盘电路的设计

    抖动延时可调键盘电路的设计 摘要 键盘电路设计中,选用不同的开关,对键盘去抖动延时时间长短要求就不同。文章给出了一 个基于CPLD/FPGA 设计的具有去
    发表于 01-24 15:19 0次下载
    去<b class='flag-5'>抖动</b>延时可调键盘<b class='flag-5'>电路</b>的设计

    图像抖动跟踪数据处理技术

    由导引头在飞行过程中不可避免地存在着抖动,这低信噪比条件下的信息处理带来了很大困难为此,本文针对图像抖动情况下目标的跟踪进行了讨论,提出了
    发表于 09-14 15:13 28次下载
    图像<b class='flag-5'>抖动</b>跟踪数据处理技术

    扇出缓冲器中的附加抖动计算

    如果您在通信行业工作,那么您可能很熟悉抖动对系统性能的影响。抖动不仅会降低数据转换器的性能,而且还可在高速数字系统中产生误码。凭直觉判断,时钟增加噪声会增大系统其它部分的噪声。因此我总是试图通过选择可
    发表于 04-08 04:19 2977次阅读
    扇出缓冲器中的附加<b class='flag-5'>抖动</b>计算

    模拟开关型防抖动电路

    模拟开关型防抖动电路
    发表于 09-11 14:14 10次下载
    模拟开关型防<b class='flag-5'>抖动</b><b class='flag-5'>电路</b>

    高速ADC在低抖动采样时钟电路设计中的应用

    本文主要讨论采样时钟抖动对 ADC 信噪比性能的影响以及低抖动采样时钟电路的设计。 ADC 是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁,其性能在很大程度上决定了
    发表于 11-27 14:59 17次下载
    高速ADC在低<b class='flag-5'>抖动</b>采样时钟<b class='flag-5'>电路</b>设计中的应用

    晶振的抖动带来哪些影响

    晶振的抖动是时钟信号稳定性和准确性的重要影响因素,它可能由多种因素引起,如温度变化、电磁干扰、电源噪声、器件老化等。晶振的抖动不仅会影响系统的时序性能,还可能对数据传输、信号处理和系统稳定性等多个方面产生深远影响。
    的头像 发表于 08-19 18:02 446次阅读

    CDR电路设计与抖动管理

    在高速串行通信系统中,CDR(时钟数据恢复)技术是实现数据传输的关键技术之一。然而,CDR电路的设计面临着一个重要的挑战——抖动抖动现象指的是数据信号在实际传输过程中的位置相对于理想位置的偏离
    的头像 发表于 09-10 10:42 302次阅读