制造和电气工程师面临的新挑战 推进半导体封装领域

随着IC工艺规则的缩小和工作频率的增加，各类元件的电气特性不再仅仅依赖于它们的电路拓扑结构。组件封装和互连的影响越来越多，决定了OEM设计师可以达到的目标。虽然这听起来声称封装限制了元件的电气特性 - 这是许多IC类型的一个简单论据 - 值得一提的是，封装创新已经启用 产品之前无法达到的性价比。如果您考虑零件就绪产品中的组件总安装成本，则这一事实尤为明显。如果您无法实现器件的性能，而不是在焊盘上，而是在远处，那么IC电路和工艺设计人员的努力就会浪费掉。就像数据通信中现在着名的“最后一公里”问题一样，通过“最后一厘米”保留零件的片上行为是材料科学家和机械，化学，制造和电气工程师面临的挑战推进半导体封装领域。

大电流，小包装

您无需调用千针BGA中的零件类型来了解包装技术当前趋势的好处。从一些稍微简单的东西开始，比如三脚零件，比如功率MOSFET。用于从电动机或执行器驱动器到电源的应用的开关装置需要高峰值电流和相当大的隔离电压。长期以来，TO-220封装器件一直是这些产品的主要产品。新型TO-273配合相同的占地面积，省去了TO-220的螺栓孔，从而将塑料包装延伸到金属片顶部附近。这种修改为更大的芯片腾出空间，从而在不增加电路板面积的情况下降低了R DS（ON）器件。在比较功率MOSFET和各种封装选项时，R DS（ON）'footprint-area产品是一个有用的品质因数。

将更大的骰子安装到同一区域并不是包装工程师提高功率器件性能的唯一方法。在R DS（ON） s大约10 mW的器件中，键合线电阻可能对总数产生很大影响。多个平行键合针脚可减少寄生期，但会增加制造成本。相反，一些制造商在其较大的设备中用铜带代替接合线，在微观世界中实现了基本上在大型世界中的母线。

通道电阻的影响超出了体积和绝对开关效率的考虑。功率器件的最大工作电流的关键是其温升，由其总热阻R q JA及其功耗决定。在MOS开关中，功耗从静态I 2 R损耗和与开关充电和放电相关的动态损耗之和得出一阶。栅极和输出电容。这种关系表明R DS（ON）'footprint-area品质因数可能还不够，特别是当应用程序接近部件的额定能力时。在这些情况下，您也应该考虑热阻。在此基础上的比较表明当前CSP趋势（芯片级封装）的好处之一。

便携式产品就是一个很好的例子。由于电路板空间非常宝贵，您可用的功率器件选择R DS（ON） s接近一百毫安到几百毫安。半导体制造商很难通过单独降低寄生互连电阻来提高器件在该级别的性能。例如，电池组保护电路的关键部件是背靠背MOS开关，用作双向安全剖面，将电池组与其负载或其充电系统隔离。众多部件符合要求，以国际整流器公司在TSSOP-8中的49美分（10,000）双P沟道IRF7750和16焊球CSP中的1.55美元（10,000）IRF6150为代表。对其数据表进行简要分析后发现，尽管IRF6150的通道电阻高出20％，但其连续电流限制高出68％，并且消耗了7750的电路板空间的一半（表1）。 6150的低热阻是CSP从芯片到电路板的短热路径的结果，当您按照建议安装时，它在此配置中比TSSOP具有3比1的优势。但要注意细则。

CSP不是封装工程师唯一能够改善小功率MOS性能的技术。其他小型塑料封装设计通过限制引线从封装主体突出的程度来最小化其占用面积。这些封装上的引线形状让人想起J形引线，并且与鸥翼引线形式相比具有类似的占位面积优势。东芝的TFP封装增加了封装本身所占用的电路板空间比例，提高了D 2 PAK（TO-263）的载流能力 - 安装的设备超过两倍，占地面积减少很少（参考文献3）。该公司已经分别通过HSOP8和HTSSOP8（该公司的标准SOP8和TSSOP8的电源版本）获得了类似的电流处理增益。这些封装在业界几乎无处不在，它在芯片下方设有一个大型散热垫，当您将其焊接到印刷电路板时，它会大大降低总热阻，或者在顶部插件中连接外部散热器。

引线形式的修改偶尔会有一个有趣的转变，就像德州仪器（TI）的99.50美元（1000）PT8000系列多相可编程集成开关稳压器一样（图2）。该公司提供44引脚稳压器，有三种引线形式和两种安装选择。您可以使用通孔引线水平或垂直安装部件，也可以水平表面安装。在所有三种配置中，与封装一体的可焊接柄脚确保60A调节器的重量接近¼磅，不会因机械冲击或振动而从其系泊处拉出。这个包装可能听起来不像是barnburner的创新，但它允许OEM设计师在板面积和轮廓高度之间进行选择。封装方向的灵活性可能是应用中的成败选择，在5'1.5'0.5英寸处，PT8000可能是印刷电路板上最大的封装之一，包括连接器。

更小的封装尺寸趋势不会使功率半导体受益。 Semtech已采用CSP技术用于其新型TVS（瞬态电压抑制器）二极管阵列，例如29美分（10,000）SFC05-4多线抑制器。这些部件分别保护四条数据线，即15kV空气放电和8kV接触放电ESD冲击，符合IEC 61000-4-2 Level 4.与SOT23-6封装器件相比，SFC05-4的1.5平方-mm占地面积不到电路板空间的三分之一，并且仅需要板上方0.65 mm的高度。此外，无引线封装减少了器件的ESL及其产生的过冲。

逻辑不足，线性很小

具有大引脚数的高速IC总是代表布线挑战，因此尺寸缩小以挑战印刷电路板制造能力。对这些问题很敏感，许多供应商在封装周边附近安排I/O信号，并集中在中心附近的电源和接地以简化布线（参考文献4）。与许多其他IC制造商一样，赛灵思为其CPLD采用56引脚，0.5 mm间距CP56封装和48至280引脚，0.8 mm间距CSP提供逃逸模式和印刷电路板设计建议。

在定义焊盘，SMD（定义的焊接掩模）和NSMD（定义的非焊接掩模）的两种方法中，大多数BGA和CSP供应商推荐使用NSMD（图4）。虽然两种图案均通过标准可焊性测试，但采用NSMD焊盘设计的电路板通过温度循环更好，因为SMD焊盘往往会在焊接掩模边缘附近出现应力集中，导致焊点开裂（参考文献5）。这个问题对于非平面封装来说不是一个问题，例如Fairchild用于其新的单门逻辑系列的焊盘封装。这些部件包括六焊盘封装中的两线，三线和四线功能，允许您在需要的位置添加一小滴胶合逻辑，而无需在布局上进行大量推拉。尽管您可以在东芝，飞利浦，德州仪器和安森美半导体的各种SMT封装中获得类似的功能，但Fairchild的竞争优势似乎比其竞争对手至少高出24％。也许同样重要的是，飞兆半导体的焊盘封装（图片）与普通的无源元件焊接工艺兼容，因此大多数电路板制造商不必调整焊接工艺来使用这些部件。

与使用此类封装的其他人一样，陆地网格封装允许Fairchild解决包装工程师必然面临的问题：硅的TCE（热膨胀系数）与普通有机pc的差别很大板基板材料。在传统封装中，引线可以减轻机械应力，但是无引线封装必须通过其他方式解决应力。 Fairchild将其芯片安装在小型陶瓷基板上，该基板具有类似于硅的TCE。该公司将芯片引线键合到外部焊盘，并使用有机密封剂完成封装。在环氧树脂/陶瓷界面处发生TCE拉锯的某些事情，但这些应力不会传递到芯片或印刷电路板，因此它们既不会影响部件的电气性能，也不会影响安装部件的可靠性。其他组装选项包括使用柔性材料将管芯连接到有机基板，或者为了降低总热阻，将管芯安装到铜焊盘上，LLP（无引线引线框架封装）也是如此。该封装的24焊盘版本占地20平方毫米，散热面积大于8平方毫米。由于其大的铜安装塞和良好的互连密度，LLP已经进入功率线性应用，如美国国家半导体的1.55美元（1000）LM4867。这款双桥连接音频功率放大器可为两个4W负载提供2.1W功率，与20引脚TSSOP相比，电路板面积减少30％，这是下一个更大的封装选择。

从芯片制造商的角度来看，LLP和陆地电网封装非常具有吸引力，因为它们可以显着减小封装，并在现有设备，固定装置和为传统塑料包装开发的工艺配方的基础上进行构建。此功能可降低与不要求球栅型封装的I/O密度的部件开发和认证新封装相关的风险和成本。

提升到更密集的I/O

对于最大的引脚数功能，倒装芯片技术的一些变化只是获得信号访问的唯一实用方法。随着引脚数增加到1000个焊盘以及更多，芯片成为焊盘限制，这意味着焊盘的数量和工艺的焊盘尺寸和间距规则相结合，以确定芯片的周长，这大于器件的有效面积要求。对于组件制造商而言，这种情况根本不经济。

30多年前IBM推出的倒装芯片技术使用导电凸点将芯片连接到其载体。原始工艺使用高铅焊料，通常为95％至97％与锡合金化，用于在350°C或更高的温度下将芯片粘合到陶瓷基板上。随着倒装芯片工艺从异乎寻常走向主流，经济学要求一种与有机基板材料兼容的工艺，其顶部温度限制在约240℃。该工艺的发展导致了许多凸点焊料配方和凸点下的冶金，以保持兼容性。当前的环境和监管问题促使封装工程师开发出稳健的无铅芯片互连工艺。

通过消除在周边或附近放置焊盘的限制，对线焊骰子，凸起骰子的要求可以提供超过1800个外部连接的信号路径。这些级别的密集I/O封装可从包装代工厂获得，例如Amkor Technologies和ChipPAC。即使是为传统线键合装配而设计的骰子也可以受益于Unitive Electronics，MCNC和其他公司提供的碰撞工艺。一旦发生碰撞，骰子就可以流入几种可用的倒装芯片封装工艺中，从而缩小占位面积，降低电感，降低热阻。

包装工程师已经实现了重要的RFIC成本降低，就像它们对频谱较低端的产品一样。传统上，RFIC占据了大而重且昂贵的气腔陶瓷封装。像摩托罗拉这样拥有小型廉价射频产品的大量股份的公司已开发出RFIC封装，用于低于2 GHz工作的低成本表面贴装器件。 Microsemi和Endwave最近获得了以毫米波频率工作的RF倒装芯片的专利。

尽管光子器件制造商的市场增长迅速，但导致平均元件价格下降的压力仍然很慢。随着自动化刚刚开始出现，一些最大的制造商可能会看到他们的增长受到缺乏包装容量的限制。当然，一个人的需求是另一个人的机会，所以我们可以期待包装技术的未来发展也能应对这些挑战。

缩略语 BGA：球栅阵列 CSP：芯片级封装 CPLD：复杂的可编程逻辑器件 ESL：等效串联电感 FEA：有限元阵列 FPGA：精细间距网格阵列 LLP：无引线引线框架封装 NSMD：非焊料掩模定义 RFIC：射频集成电路 SOP：小外形封装 SMD：焊接掩模定义 SMT：表面贴装技术 TCE：热膨胀系数 TFP：薄扁平封装 TSSOP：薄缩小外形封装 TVS：瞬态电压抑制器