同步复位和异步复位电路简介

同步复位和异步复位都是状态机的常用复位机制，图1中的复位电路结合了各自的优点。同步复位具有时钟和复位信号之间同步的优点，这可以防止时钟和复位信号之间发生竞争条件。但是，同步复位不允许状态机工作在直流时钟，因为在发生时钟事件之前不会发生复位。与此同时，未初始化的I/O端口可能会遇到严重的信号争用。

异步复位的优点是允许状态机运行至直流时钟。此操作是可能的，因为当复位信号独立于时钟发生时，异步复位立即初始化状态机。不幸的是，异步复位可能导致复位信号和时钟之间的竞争条件。竞争条件可能会导致问题，包括亚稳态或错误状态初始化。

复位电路在检测到异步复位信号后立即置位复位信号。但是，该电路还使复位释放与时钟同步。该电路使用该同步异步复位信号来驱动使用触发器和异步复位输入的状态机。

复位电路由两个背靠背D触发器组成，可同步异步复位信号。此外，异步复位会使D触发器输出立即变为低电平。图1还显示了电路Verilog描述的相应信号名称（清单1），您可以立即将其合并到设计或仿真中。使用Altera Max + PlusII的清单1中的Verilog代码的仿真波形。观察到当系统断言输入复位信号irst_n时，电路立即断言输出复位信号（orst_n）。另请注意，复位释放与两个周期内的时钟同步。