InnoLogic的新嵌入式符号处理器工具介绍

InnoLogic的新嵌入式符号处理器（ESP）工具使用符号模拟技术来减少检查设计所需的功能仿真向量的数量（图）。基于Verilog的ESP使用变量或符号，以及传统EDA模拟器用于检查设计的0,1，X和Z状态。当符号模拟器找到符号输入时，它会传播布尔表达式而不是数字值。例如，使用ESP，您可以在一个周期内验证具有16个输入的ALU;传统的模拟器需要64,000个输入来验证所有输入组合。

您可以使用事件驱动的ESP-XV模拟器在行为级，RTL和门级进行Verilog设计的功能验证。随着仿真时间的缩短，基于ESP的仿真的测试平台生成比传统仿真简单得多，因为您不必担心大量的输入组合。第二个工具ESP-CV是基于符号模拟技术的等价检查器。该工具将Spice网表与Verilog模型进行了比较。 ESP-CV通过将Spice描述转换为交换机级描述并使用用户输入符号将功能与Verilog模型的功能进行匹配来执行此任务。该工具对嵌入式存储器非常有用，因为它允许您在一个周期内“绘制”内存并在一个额外周期内检查结果。目前的ESP工具可以处理多达100万门的设计。符号容量取决于设计;最坏情况电路，如乘法器，可以有大约50个符号，最佳情况电路，如存储器，可以有几千个符号。

使用符号工具而不是传统工具进行功能验证涉及限制。由于InnoLogic工具的运行速度比传统模拟器快10倍，因此如果在模拟过程中使用四个或更多符号，则可获得运行时优势。您也不能使用任意数量的符号。当您添加符号时，模拟器所承载的布尔表达式变得复杂并开始消耗比计算平台更多的内存。如果发生这种情况，ESP会将一些符号转换为二进制值;你失去了覆盖面，但模拟结束了。在Verilog仿真中不能使用带有C参考模型的符号，因为C模型不能接受符号。最后，当前版本的ESP工具无法处理某些可编程逻辑接口，尽管InnoLogic计划在其未来版本的工具中添加此功能。 ESP-XV和ESP-CV都在Unix下运行。这些工具的起始价格为100,000美元。