你了不了解边界扫描

在线测试（ICT）系统一直是使用电子手段寻找PCB中结构缺陷的领导者。他们使用钉床固定装置同时提供多达7000个左右的电路节点的电气访问。但随着多层板和球栅阵列（BGA）封装的普及，电路接入并不是双列直插式封装（DIP）和分立元件填充的单面PCB时代。为了弥补缺乏对电气测试点的物理访问，已经出现了边界扫描，以提供对夹具钉不可访问的节点的访问。此外，它提供了无夹具测试替代方案，即使在可以访问时也是如此。

边界扫描最初是在1985年提出的，并于1990年成为IEEE 1149.1标准。但它一直很慢，因为它需要IC制造商生产的设备与边界扫描规范兼容（参考文献1）。每个器件必须物理上包括标准定义的4线测试访问端口（TAP），每个引脚的内部边界扫描单元，以及相关的内部边界扫描寄存器和其他电路。此外，设备供应商必须提供描述芯片边界扫描功能工作的边界扫描描述语言（BSDL）文件。这曾经意味着IC制造商不愿意制造的复杂性以及客户不愿意支付的芯片成本。然而，逐渐地，PCB测试点访问问题被证明比制造具有成本效益的边界扫描兼容数字设备的问题更加强大，并且电路板设计者现在可以从各种边界扫描兼容设备中进行选择以填充他们的电路板（参考文献2）。

即使设计人员开始在PCB上安装边界扫描兼容设备，测试工程师也很少能够充分利用边界扫描的承诺。这是因为，JTAG Technologies的常务董事Harry Bleeker说，经典ATE公司利用这项技术只是为了提高ICT的质量，通过钉床提供边界扫描矢量 - 一种称为边界在线测试的技术（BICT） - 但并没有取代对钉床的访问要求。

BICT的目标是加快测试程序的开发。在20世纪90年代早期，ASSET InterTech的总裁，首席执行官和创始人Glenn Woppman表示，测试工程师可能需要数周才能为像英特尔386微处理器这样的复杂部件制定ICT战略。对于同一设备的边界扫描兼容版本，测试开发时间可缩短至数小时。 Woppman说，当时，电路板设计人员和ATE供应商都没有推动全面的基于边界扫描的测试策略，因此设计人员没有完成设备之间的扫描链。

采用这种方法， ATE供应商将每个兼容组件或明智设计的兼容和非兼容组件集（参考文献3）视为孤立的边界扫描岛。当90％到100％的测试节点可以进入钉床时，这种方法很有效。但是，钉床的覆盖面正在缩小 - 沃普曼估计，今天平均有50％的电路板节点可通过钉子进入，到2005年这个数字将缩小到10％。

处理有限的通过访问，设计人员可以连接扫描链，并通过低成本连接器提供扫描信号。这些连接器通过包括Acculogic，ASSET InterTech，Corelis，Goepel Electronics，Intellitech和JTAG Technologies在内的公司的低成本边界扫描测试硬件和软件进行电路板测试。

图1 说明了钉床和TAP连接器如何提供边界扫描测试向量。 TAP本身包括四个信号：测试数据输入（TDI），测试模式选择（TMS），时钟（CLK）和测试数据输出（TDO）;一些实现方式也包括复位信号。这些信号控制边界扫描单元的状态（以黄色显示），每个器件I/O引脚分配一个单元。在正常操作期间，这些单元将I/O引脚连接到器件内部电路。

图1。边界扫描可以利用ICT钉子向安装在PCB上的组件（如左侧的组件）提供测试信号。球栅阵列封装如右图所示，需要通过PCB走线和测试访问端口连接器（底部）传送信号。

置位TMS信号使得配置为串行移位寄存器的单元承载测试数据，测试数据通过TDI和TDO线以每个时钟周期一位移入和移出器件。多个互连设备的互连扫描单元寄存器形成扫描链;装有边界扫描设备的PCB可能有几个扫描链，或者如Woppman所说，没有。

如果PCB没有扫描链，那么你必须使用BICT在边界上进行边界扫描测试 - 扫描兼容设备。为了使用BICT测试图1中的IC ₁ ，钉子接触每个器件焊盘（以灰色显示）。选择测试模式后，驻留在每个器件I/O引脚（蓝色）上的测试数据值，使用TDI和TDO信号移入和移出器件，应等于接触相应焊盘的钉子所测量的值。数据不匹配表明焊点不良。

BICT不适用于IC ₂ ，但其焊球隐藏在其球下 - 网格数组包。但是，如果您的PCB设计人员将TAP信号路由到TAP，您可以通过TAP将测试信号传输到IC ₂ 的I/O引脚。外部连接器（图1中的绿线）完成扫描链。在这种情况下，边界扫描测试控制器可以将测试数据从TAP连接器转移到IC ₁ 。连续测试数据将在九个时钟周期后开始出现在输出A处。该模式应同时出现在IC ₂ 输入B及其关联的扫描单元中。外部测试硬件可以验证该模式，该模式将在10个时钟周期后的TDO开始出现。如果未出现预期的图案，则A处的焊点，B处的焊点，连接它们的走线或器件的内部扫描电路都有缺陷。

符合边界扫描的电路板因此，似乎为您提供了两种测试方法：您可以使用价值数千美元的钉床固定装置以及耗资数万美元的ICT ATE系统，或者您可以使用边界扫描控制器卡来计算成本几百美元加一个TAP连接器可能花费几美分。

没有明确的赢家

选择不像你想象的那么明确。毫不奇怪，ICT ATE强国安捷伦科技和泰瑞达预测边界扫描和信息通信技术的共生未来，其技术在更密集的多氯联苯中执行互补功能。

边界扫描公司的意见各不相同，其范围从认为边界扫描测试将自主运行ICT（如果不能取代它）到“如果你不能击败他们，加入他们”的方法预测ICT在执行边界扫描测试中的主要作用。后者以去年秋天安捷伦与边界扫描供应商ASSET InterTech宣布的联盟以及边界扫描系统制造商Acculogic的努力为例，总裁Saeed Taheri表示，通过开发测试获得30％至40％的收入第三方ICT系统战略。自主边界扫描测试的作用体现在Intellitech倡导的方法中，该方法采用嵌入式测试来执行独立于ICT平台的数字测试，这将继续提供简单的制造缺陷分析和模拟测试。除了由LogicVision和National Semiconductor（参考文献4）开发的IC之外，尽管IEEE已经批准1149.4模块扩展到原始的1149.1数字标准，但模拟电路还不适合进行边界扫描测试。

Intellitech的总裁CJ Clark详细阐述了他的公司的推理：“数字测试和逻辑配置时间正在增加，如果边界扫描可测试PCB的数字测试和配置时间相对于其模拟测试和处理时间，对ICT进行数字测试是没有意义的。“他解释说，如果包括FPGA，CPLD和闪存配置（参考文献5）在内的边界扫描测试需要100秒，模拟测试需要5秒，那么仅采用ICT的方法将提供每105秒一个PCB的吞吐量。他说，更好的替代方案是在PCB本身内嵌入边界扫描测试功能，这样边界扫描测试的执行只需要一个电源。通过这种方法，5-s模拟测试运行在ICT上;然后将PCB从ICT夹具中取出，并通过边界扫描自检过程对其他PCB供电。

在前20个PCB经过模拟测试（20 x 5 s）后，第一个PCB将完成其数字边界扫描自检和配置。在另外5秒内，进行数字边界扫描自检的第二块PCB将完成测试，依此类推。在对前20个PCB进行测试后，嵌入式测试和配置取消了数字测试时间，PCB吞吐量变为每5秒一个PCB，即模拟测试和处理所需的时间。

启用实现在此替代方案中，Intellitech于6月推出了其正在申请专利的SystemBIST配置和测试处理器，该处理器在单个PCB或多PCB系统内嵌入自测功能以及FPGA和CPLD的系统内配置。 Clark解释说，SystemBIST处理器提供的完全嵌入式测试功能可以在整个设备生命周期中使用，在原型设计，加速生命周期测试期间以及大批量生产期间提供诊断信息。

SystemBIST处理器与符合IEEE 1149.1或IEEE 1532标准（参考文献6）的任何设备兼容，并且可以取代通电时通常用于加载配置数据的电气可变配置PROM。 Clark表示，封装在144引脚TQFP IC中的SystemBIST处理器只需要基于PROM的替代PCB面积的一半。 SystemBIST功能也可用作VHDL或Verilog知识产权。

ICT提供扫描矢量

其他人认为，在线测试仪仍然是提供边界扫描信号的可行工具。为了利用ICT的优势，ASSET InterTech和安捷伦科技去年秋天宣布达成协议。 ASSET InterTech的Woppman可能默认同意Clark关于边界扫描价值的信息，但是他开玩笑说他已经等了十几年才让信息通信技术消失，他不打算再等十几年。更严重的是，他将ICT用户视为规避风险的类型，不太可能以主要的边界扫描方式取代目前的测试策略。

渐进式方法可能会减轻对此类类型的担忧。 Acculogic的Taheri认为边界扫描在ICT中的重要性逐渐增加，而ICT的价值随着时间的推移逐渐减少。最终，他看到边界扫描上电测试结合飞针或功能测试（他将其定义为通过边缘连接器或板连接器进行测试访问 - 而不是通过钉床）成为主流PCB测试技术，提供现在可以从ICT获得故障覆盖和诊断解决方案。为了实现这些目标，Acculogic开发了一种自适应时钟方案，允许在飞行探测器所需的几米电缆上传输边界扫描信号，或者在环境室内进行功能测试。

Corelis总裁Menachem Blasberg已经看到客户放弃了ICT - 他说他们会进行边界扫描测试，然后进行全面的功能测试，以确保正确的实时数字和模拟性能。 Acculogic的Taheri更进一步，将边界扫描定义为测试执行程序，建立适当的内部PCB逻辑状态，以促进模拟功能测试。

随着对合同制造商的日益依赖，对ICT的争论变得更加复杂（ CMs）用于测试服务。 Intellitech的Clark表示，他相信CM会抵制边界扫描，因为他们希望在已安装的ICT系统上卖出时间。然而，JTAG Technologies的Bleeker指出，智能CM客户开始规定边界扫描测试以降低成本，CM必须倾听。他说，全ICT方法专为没有设计边界扫描合规性的客户使用。

图2. 边界扫描和在线测试协同工作，融合了Agilent Technologies的3070在线测试仪和ASSET InterTech的ScanWorks边界 - 扫描软件。由ASSET InterTech提供。

但即使边界扫描设计激增，ASSET InterTech的Woppman也看到了ICT硬件的持续作用。他认为ICT制造商已经掌握了大批量生产测试技能，如自动化板处理和维修票生成。他认为边界扫描可以增强而不是取代当前的ICT战略，为此，他的公司已经调整了其ScanWorks边界扫描软件，以便在安捷伦的3070系列在线测试仪中无缝工作（图2 ”。

安捷伦科技制造测试部门的产品经理巴里·奥德伯特指出，仅靠边界扫描无法提供的ICT的一些好处。例如，他引用了无矢量测试技术，例如安捷伦的TestJet技术，该技术测量DUT金属引线框架和外部板之间的电容。小于预期的电容值可能表明焊点不良。例如，如果扫描链在图1中红色X指示的位置处断开，则边界扫描测试仪只能告诉您链条断裂，而策略性放置的指甲可以为您物理定位缺陷。

Teradyne的软件产品经理Alan Albee在去年的国际测试大会上引用了ICT和边界扫描相结合的几个好处（参考文献7）：ICT驱动器/传感器电路可以测试非扫描设备，然后调节它们不会干扰后续的边界扫描测试;结合ICT和边界扫描测试的测试比单独的边界扫描更能容忍BSDL错误;和ICT驱动器可以根据每个扫描链的阻抗特性控制边界扫描TCK信号的转换速率和电压电平，以最大限度地减少反射。 Teradyne通过其GR TestStation系统和Scan Pathfinder软件以及Spectrum ICT系统和Victory边界扫描软件提供ICT和边界扫描相结合。

Albee说Teradyne现在正在寻求结合Scan的功能Pathfinder继去年收购GenRad后，将Victory的功能整合到一个包中，与Teradyne的产品配合使用，提供集成的原理图和电路板查看器，测试访问分析和分布式测试策略开发。 Albee表示，该公司还计划在其Pilot飞针测试仪中增加标准的边界扫描功能。他说，目前，该公司将把Pilot与第三方边界扫描工具集成在一起。

他说，该公司不打算做的是与一个边界扫描建立独家关系公司：“我们认为与独立的边界扫描工具提供商建立关系很有价值，但与安捷伦不同，我们认为只与一家供应商合作符合我们的最佳利益。我们的大多数客户已经在工作他们在工程实验室中选择了边界扫描工具供应商。他们希望使用他们已开发的矢量，并且不想被迫购买和学习不同的边界扫描工具。“他说，Teradyne将与任何边界扫描工具提供商合作，客户要求将该公司的工具与其ICT系统集成。

从边界扫描方面来看，Corelis的Blasberg对此表示赞同。与边界扫描工具供应商建立独家关系的ICT供应商如果试图将这些客户锁定在针对特定客户应用程序的可能不是最佳的边界扫描解决方案中，则会损害其自身和客户。 Acculogic的Taheri表示，ICT供应商不应该与边界扫描公司进行一对一但一对多的合作努力，反之亦然。但紧密集成是一个关键，所有观察者都认同，以及可接受的整合水平是否需要排他性关系仍然存在争议。

没有人建议在线路测试仪旁边加一个边界扫描控制器并尝试同时应用单独开发的边界扫描和在线测试程序。一个原因是这种方法会使测试开发工作变得非常复杂 - 您将面临两个开发任务而不是一个开发任务。此外，您无法知道您的两个测试程序是否提供完整的故障覆盖，或者您是否浪费宝贵的生产测试时间来寻找两种测试方法相同的故障。

最后，Odbert指出，你可能会损坏被测电路板。这种损害可能是由于ICT与边界扫描测试硬件电源之间的隔离问题，或者是边界扫描和ICT系统在一个节点上同时断言相互冲突的逻辑信号电平所造成的。 Woppman说，协调的方法通过在边界扫描测试期间将未使用的钉子驱动到高阻抗状态来消除这个问题。

尽管边界扫描和ICT可以为测试家务带来协同作用，但这种组合并不适用于所有应用。 Woppman表示，对于小批量生产，可能需要一个专门的边界扫描测试仪，可能还有一个飞行探测器来测试电阻器和其他非扫描部件。 Odbert表示同意，边界扫描测试加上一个简单的制造缺陷分析仪可能足以满足消费产品的大批量，低成本PCB，而ICT可能对于价值数千美元的网卡仍然最有效。 “我们不知道未来会怎样，”Woppman总结说，成功的测试公司将提供灵活的硬件和软件组合，您可以从中选择。