工程师的“经验法则”怎样简化PCB信号完整性的

工程师的“经验法则”简化了PCB信号完整性
与PCB传输线相关的损耗构成了高速仿真/设计和信号完整性领域的重要课题。识别何时痕量损失可忽略不计可以简化建模任务并提高仿真效率。本演示文稿包含一个数学推导，产生一个简单的经验法则，用于区分无损区域和有损区域。

PCB损耗评估
印刷电路板（PCB）痕迹具有可能具有的损耗对传播的高速数字信号影响很小或显着。

当这种损失可以忽略不计时，可以简化建模和仿真任务。下面的图1和图2说明了这个概念。

图1描述了两种常见的PCB走线几何结构。这种传输线的导体和介电元件都会引入损耗，这可能会降低信号幅度，边缘速率，噪声容限和系统时序（参见参考文献[1]和[2]）。

图2a显示了当线条理想时（参考文献[3]）具有微带线或带状线迹的集总模型表示损失可以忽略不计。图2b展示了一种更复杂的传输线建模，适用于需要考虑损耗的情况。在图2中，元件R，L，C和G分别代表线路的串联电阻，电感，并联电容和并联电导。

图1 ：两种常见类型的PCB传输线配置：（a）微带线; （b）带状线。
图2：（a）理想无损耗和（b）有损传输线的集总等效表示。

重要的是要评估线路损耗何时足够小而不能忽略，原因如下：

1. 使用更简单的传输线模型的可能性（例如用于SI分析的图2a而不是更复杂的图2b模型。
2. 提高模拟效率，因为当包括线损时，模拟速度通常会降低。
3. 使用较便宜的模拟的可行性软件（有许多EDA程序成本较低但缺乏有线模型）。

传输线损耗包含导体和介质损耗。导体损耗可以反过来分解为DC电阻加上趋肤效应损耗，随着频率的增加后者变得更加显着。在足够高的频率（超过1GHz）下，介电损耗与频率成比例的影响倾向于超过欧姆电阻（频率无关）以及趋肤效应（其随频率的平方根变化）。此属性有助于确定损失何时可忽略不计的经验法则。

经验法则推导

衰减系数（参考与介电损耗相关的[4]）由下式给出：

实例

当信号上升/下降时间Tr = 0.3 nS时，走线长度L不应大于27英寸，如果Tr = 0.1 nS则L不应超过9.0英寸，以便PCB损耗可以忽略不计。

摘要
如上所述，与PCB损失评估相关的经验法则非常有用。在高频情况下，当介电损耗可以作为主要传输线损耗元件出现时，下面的简单推导公式可用于区分无损与损耗迹线：

L/Tr <>
（L为英寸，Tr为nS）

参考文献

1. Stephen H. Hall，Garrett W. Hall，James A. McCall，“高 - 速度数字系统设计“互联理论与设计实践手册”，John Wiley and Sons，Inc。2000，第74页。
2. Eric Bogatin，“有损传输线的实用分析与表征”，印刷版电路设计，2001年10月，PP。 18-20。
3. Eric Bogatin，“理想的传输线和集总电路近似”，印刷电路设计，2002年6月，第36页。
4. Rick Hartley，“影响材料选择“，印刷电路设计，2002年3月，PP。 10-14。