0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎样操作AD设置Clearance规则

h1654155971.8456 来源:YXQ 2019-08-14 11:06 次阅读

很久之前遇到一个问题,就是一块电路板没有全部敷铜,只敷铜了一小部分,但是其它未敷铜的地方还是有GND连接。

然后我直接用Track将未敷铜的Object连接到GND敷铜上去,但是重新敷铜之后发现敷铜与连线断开了,因为规则规定了Track与Poly的间距:

可以看到规则规定了Track与Poly的间距为0.2mm,所以Repour Polygon之后就会有下面的现象:

我们可以在Clearence下新建一个规则,取名叫Clearance_PolyGND,然后设置Where The First Object Mathces为Net-GND,Where The second object Matches也为Net-GND,意思就是这个规则所应用在的目标物体都选择为GND网络,然后设置Minimum Clearance为-0.1mm,如果设置为0mm的话,重新敷铜之后还有有点间隙,设置成负数之后重新敷铜就会完全连接,但是这个负数的绝对值不能太大,你可以试试。设置如下:

设置完之后重新敷铜:

可以看出来敷铜和右侧的Track完全连接在一起并且已经“伸进去”了一点,这“伸进去”的长度就是|-0.1|mm,是不是很神奇,原来AD的规则还能这样用!其实这是最简单的用法,AD的规则还能使用Query来查找匹配,和脚本一样,功能十分强大!!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • AD
    AD
    +关注

    关注

    27

    文章

    857

    浏览量

    149577
  • GND
    GND
    +关注

    关注

    2

    文章

    523

    浏览量

    38242

原文标题:领福利啦!丨EDA365:电巢APP全国招募“体验官”

文章出处:【微信号:eda365wx,微信公众号:EDA365电子论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PADS9.5:Rules_1——Clearance

    本帖最后由 scatz 于 2015-4-3 19:40 编辑 打开powerlogic界面:1. 选择 设置 菜单,选择 设计规则 菜单,选择 default 菜单按钮,然后弹出
    发表于 04-03 19:37

    protel怎样设置部分不做规则检查

    如图,芯片的1脚、2脚没有网路,故意为之。怎样设置规则不对这个地方做检查呢?
    发表于 01-22 16:59

    密集元件组成的PCB怎样设置规则DRC规则

    如图,我需要把4x4的小芯片组合起来紧密地放置在一块小PCB上,顶层是芯片阵列,底层是一个BGA封装,外接电路板。目前的问题是:我一开始动手布线就马上显示错误。请问,怎样设置规则,可以正常布线?多谢!!
    发表于 03-26 20:19

    请问在哪里可以设置外设寄存器的user和privilege模式?设置的过程应该遵循怎样规则

    本帖最后由 一只耳朵怪 于 2018-5-25 14:09 编辑 对外设寄存器的读操作可以在user和privilege两种模式下进行而写操作只能在privilege模式下进行问题:1. 在哪里可以设置外设寄存器的user
    发表于 05-25 07:06

    请问Altium怎么设置相同NET的CLEARANCE

    如何设置相同NET的CLEARANCE
    发表于 05-10 07:35

    差分对线距规则设置为6mil是因为在clearance设置最小间隔为10mil就会报错吗?

    差分对线距规则设置为6mil,是不是因为在clearance设置最小间隔为10mil就会报错,该怎么解决?一般的差分对线宽,间距都设置多少
    发表于 05-21 05:35

    请问PCB时会弹出Clearance constraint怎样关闭?

    PCB时会弹出 Clearance constraint,怎样关闭这个?
    发表于 05-28 02:27

    铺铜和Clearance规则的优先级

    新来论坛,原创求支持~我也算是新手,一切还在摸索中。。。AD版本19.0.6,我只找到各个规则大类下调整优先级,比如Clearance下不同规则可以调优先级,但Clearance和其他
    发表于 02-12 22:26

    【Altium小课专题 第114篇】不同元素之间的间距规则如何进行设置

    答:AD软件提供了某一个元素针对其他元素之间的间距规则设置。1)首先执行菜单命令“设计-规则”或者快捷键“DR”打开规则约束编辑器,然后在间距规则
    发表于 07-19 14:48

    protel_dxp规则设置

    protel_dxp规则设置protel_dxp规则设置.
    发表于 12-25 10:13 0次下载

    pcb覆铜规则设置

    覆铜的安全间距(clearance)一般是布线的安全间距的二倍。但是在没有覆铜之前,为布线而设置好了布线的安全间距,那么在随后的覆铜过程中,覆铜的安全间距也会默认是布线的安全距离。这样与预期的结果不一样。
    的头像 发表于 04-29 16:53 1.9w次阅读

    PCB布线前的规则设置

    设置安全间距对应Routing中的Clearance Constraint项,它规定了板上不同网络的走线、焊盘、过孔之间必须保持的距离。一般PCB的安全距离可设为0.254mm,较空的板子可设为0.3mm,较密的贴片板子可设为0.2~0.22mm。PROTEL 995E中
    发表于 05-31 16:10 5664次阅读
    PCB布线前的<b class='flag-5'>规则</b><b class='flag-5'>设置</b>

    PCB设计的线宽线距与孔径规则设置注意事项

    这些不同的需求都可以在规则里定义不同网络不同的线宽值,然后根据重要程度设置规则应用优先级。同样,对于线距来说,在规则页面Design - Rules - Electrical -
    的头像 发表于 09-21 15:16 6773次阅读
    PCB设计的线宽线距与孔径<b class='flag-5'>规则</b><b class='flag-5'>设置</b>注意事项

    AD学习问题记录(二):pcb设计规则检查报错Silk To Solder Mask Clearance Constraint

    AD pcb设计规则检查报错Silk To Solder Mask Clearance Constraint报错原因处理方法一:改变规则中的最小间距:方法二:直接取消这一项的检查:结果软件版
    发表于 12-04 15:21 26次下载
    AD学习问题记录(二):pcb设计<b class='flag-5'>规则</b>检查报错Silk To Solder Mask <b class='flag-5'>Clearance</b> Constraint

    AD19设计规则设置

    AD19设计规则设置
    发表于 08-08 15:31 8次下载