PCB抗干扰的设计有什么原则

一 电源线布置：

1、根据电流大小，尽量调宽导线布线。

2、电源线、地线的走向应与资料的传递方向一致。

3、在印制板的电源输入端应接上10~100μF的去耦电容。

二 地线布置：

1、数字地与模拟地分开。

2、接地线应尽量加粗，致少能通过3倍于印制板上的允许电流，一般应达2~3mm。

3、接地线应尽量构成死循环回路，这样可以减少地线电位差。

三 去耦电容配置：

1、印制板电源输入端跨接10~100μF的电解电容，若能大于100μF则更好。

2、每个集成芯片的Vcc和GND之间跨接一个0.01~0.1μF的陶瓷电容。如空间不允许，可为每4~10个芯片配置一个1~10μF的钽电容。

3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。

4、在单片机复位端“RESET”上配以0.01μF的去耦电容。

5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。

四 器件配置：

1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。

2、小电流电路和大电流电路尽量远离逻辑电路。

3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。

五 功率线、交流线和信号线分开走线

功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。

六 其它原则：

1、总线加10K左右的上拉电阻，有利于抗干扰。

2、布线时各条地址线尽量一样长短，且尽量短。

3、PCB板两面的线尽量垂直布置，防相互干扰。

4、去耦电容的大小一般取C=1/F，F为数据传送频率。

5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。

6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。

7、采用全译码比线译码具有较强的抗干扰性。

为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地`模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈，这种器件对低频信号可以看成阻抗为零，对高频信号干扰可以看成一个电感。。（由于电感的直流电阻较大，不能用电感作为高频扼流圈）。

当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁磁屏蔽对500KHz的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。使用镙丝钉固定屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀

七用好去耦电容

集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。

1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。

每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。

去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。例如1000pF的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。

八降低噪声和电磁干扰的经验

印刷电路板的抗干扰设计原则

1.可用串个电阻的办法，降低控制电路上下沿跳变速率。

2.尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。

3.I/O驱动电路尽量靠近印制板边。

4.闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。

5.尽量用45°折线而不用90°折线， 布线以减小高频信号对外的发射与耦合。

6.时钟线垂直于I/O线比平行于I/O线干扰小。

6.元件的引脚要尽量短。

8.石英晶振下面和对噪声特别敏感的元件下面不要走线。

9.弱信号电路、低频电路周围地线不要形成电流环路。

10. 需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。

印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起2pF~10pF的分布电容；一个线路板上的接插件，有520μH的分布电感；一个双列直插的24引脚集成电路插座，引入4μH~18μH的分布电感。

印制电路板设计原则和抗干扰措施

印制电路板（PCB）是电子产品中电路元件和器件的支撑件．它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大．因此，在进行PCB设计时．必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。

PCB设计的一般原则

要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的PCB．应遵循以下一般原则：

1. 布局

首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。

在确定特殊元件的位置时要遵守以下原则：

（1）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

（2）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

（3）重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。

（4）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。

（5）应留出印制扳定位孔及固定支架所占用的位置。

根据电路的功能单元．对电路的全部元器件进行布局时，要符合以下原则：

（1）按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。

（2）以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、 整齐、紧凑地排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。

（3）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。

（4）位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械强度。

2．布线

布线的原则如下：

（1）输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。

（2）印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流，温度不会高于3℃，因此．导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。

（3）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

3.焊盘

焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于（d+1.2）mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取（d+1.0）mm。

PCB及电路抗干扰措施

印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。

1.电源线设计

根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

2．地线设计

地线设计的原则是：

（1）数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。

（2）接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。

（3）接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

3.退藕电容配置

PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。

退藕电容的一般配置原则是：

（1）电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。

（2）原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。

（3）对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。

（4）电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：

（1）在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

（2）CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

责任编辑：ct