如果一个数字系统的
时钟频率达到或者超过50MHz,而且工作在这个频率之上的电路已经占到了整个
电子系统一定的分量(比如说1/3),这就称为高速电路。
实际上信号的谐波频率比信号本身的重复频率高,是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此,通常约定如果走线传播延时大于20%驱动端的信号上升时间,则认为此类信号是高速信号并可能产生传输线效应。
定义了传输线效应发生的前提条件,又如何判断传播延时是否大于20%驱动端的信号上升时间呢?信号上升时间的典型值一般可通过器件手册查出,而信号的传播时间在PCB设计中由实际布线长度和传播速度决定。例如,“FR4”板上信号传播速度大约为6in/ns(1in=2.54 cm),但如果过孔多,器件引脚多,速度将降低,高速逻辑器件的信号上升时间大约为0.2ns,则安全的走线长度将不会超过0.24in。
假设“Tr”为信号上升时问,“TD”为信号线传播延时,有如下经验法则:如果民≥5TD,信号落在安全区域;如果2TD≥Tr≥5TD,信号落在不确定区域;如果Tr≤2TD,信号落在问题区域。对于落在不确定区域及问题区域的信号,应该使用高速电路设计方法。
与低速情况下的数字设计相比,高速数字设计着重强调了数字电路之间用来传输信号的路径和互连,从发送信号芯片到接收信号芯片间的完整的电流路径,包括封装、走线、连接器、插座,以及许多其他的结构。高速数字电路的设计主要研究互连对信号传播的影响、信号间的相互作用,以及和外界的相互作用。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
一站式PCBA智造厂家今天为大家讲讲高速PCB设计EMI有什么规则?高速PCB设计EMI九大关键规则。随着电子产品信号上升沿时间的缩短和信号频率的提高,电磁干扰(EMI)问题越来越受到
发表于 12-24 10:08
•48次阅读
如今,可以认为大多数PCB存在某种类型的信号完整性问题的风险,这种问题通常与高速数字设计相关。高速PCB设计和布局专注于创建不易受信号完整性、电源完整性和EMI/EMC问题影响的电路板
发表于 10-18 14:06
•772次阅读
专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,
发表于 10-13 15:48
电子发烧友网站提供《高速PCB信号完整性分析及应用.pdf》资料免费下载
发表于 09-21 14:14
•1次下载
高速PCB信号和电源完整性问题的建模方法研究
发表于 09-21 14:13
•0次下载
电子发烧友网站提供《高速PCB信号完整性分析及硬件系统设计中的应用.pdf》资料免费下载
发表于 09-21 14:11
•2次下载
高速PCB信号完整性设计与分析
发表于 09-21 11:51
•0次下载
电子发烧友网站提供《高速电路PCB的EMC设计考虑.pdf》资料免费下载
发表于 09-21 11:50
•4次下载
电子发烧友网站提供《高速电路PCB及其电源完整性设计.pdf》资料免费下载
发表于 09-21 11:49
•0次下载
电子发烧友网站提供《高速PCB电源完整性研究.pdf》资料免费下载
发表于 09-19 17:36
•0次下载
电子发烧友网站提供《PCle Gen 5的高速PCB布局.pdf》资料免费下载
发表于 09-05 11:04
•3次下载
高速pcb与普通pcb的区别是什么 高速PCB(Printed Circuit Board,印刷电路板)与普通
发表于 06-10 17:34
•1770次阅读
高速pcb布线规则有哪些 高速PCB布线规则 摘要:随着电子技术的快速发展,高速PCB设计变得越
发表于 06-10 17:33
•857次阅读
高速pcb的定义是什么 高速PCB(Printed Circuit Board,印刷电路板)是指在高速信号传输、高频应用和高密度布局等方面具
发表于 06-10 17:31
•1567次阅读
由于 PCB 板的密度越来越高,许多 PCB LAYOUT 工程师在走线的过程中,较容易出现一种失误,即时钟信号等高速信号网络,在多层的 PCB 走线的时候产生了闭环的结果,这样的闭环
发表于 01-08 15:33
•1490次阅读
评论