0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

NVIDIA核弹Orin性能超上代Xavier7倍,使用三星8nm LPP工艺

汽车玩家 来源:快科技 作者:宪瑞 2019-12-20 09:39 次阅读

在昨天的GTC China 2019大会上,NVIDIA宣布了一款新核弹产品——DRIVE AGX Orin,这是下一代自驾平台,采用全新的NVIDIA GPU及12核ARM CPU,200TFLOPS的性能是上代Xavier的7倍。

为NVIDIA新一代系统级芯片,Orin芯片由170亿个晶体管组成,集成了NVIDIA新一代GPU架构及12核的Arm Hercules CPU——CPU及GPU的具体信息官方都没公布,下一代GPU应该是Turing之后的Ampere安培了,CPU是ARM Cortex-A77之后的下一代,有可能是Cortex-A78,主要面向7nm及5nm工艺。

正因为Hercules CPU是面向7nm或者5nm工艺的,所以大家对DRIVE AGX Orin是很期待的,有可能首发5nm工艺,最次也得是7nm工艺吧,没想到NVIDIA这次真的是保守到家了——Computerbase网站爆料称DRIVE AGX Orin使用的是三星8nm LPP工艺,没有台积电代工的份儿了。

DRIVE AGX Orin是2022年才会问世的,也就是三年后才量产,而三星的8nm LPP工艺实际上是三星10nm工艺的马甲改进版。要知道到了2022年,5nm工艺都不算最先进了,台积电明年就要量产5nm工艺了。

不过话说回来了,NVIDIA在制程工艺上虽然抠了一点,但是对比Xavier还是有很大进步的,毕竟它也只是台积电12nm工艺生产的,DRIVE AGX Orin用上8nm工艺已经是很大进步了。

毫无疑问,使用三星成熟的8nm LPP工艺可以大幅降低成本,不过能效上显然是不能跟7nm、5nm相比的。根据NVIDIA的数据,L5级别的全自动驾驶可以使用2路DRIVE AGX Orin+2组GPU的方案,性能可达2000TFLOPS,也是2000万亿次,这性能比得上一些超算了。

当然,代价就是功耗,这样的系统功耗能达到750W,对比超算的话能效会很高了,Computerbase网站做了一个能效的计算,可以看看。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三星电子
    +关注

    关注

    34

    文章

    15855

    浏览量

    180911
  • gpu
    gpu
    +关注

    关注

    28

    文章

    4700

    浏览量

    128674
  • 英伟达
    +关注

    关注

    22

    文章

    3739

    浏览量

    90790
收藏 人收藏

    评论

    相关推荐

    锐成芯微推出基于8nm工艺的PVT Sensor IP

    近日,锐成芯微基于8nm工艺工艺、电压、温度传感IP(PVT Sensor IP,下同)完成硅测试,验证结果展现出了其优异的性能,未来将为客户在先进
    的头像 发表于 11-08 16:17 184次阅读

    三星电子:18FDS将成为物联网和MCU领域的重要工艺

    电子发烧友网报道(文/吴子鹏)今年上半年,三星在FD-SOI工艺上面再进一步。3月份,意法半导体(STMicroelectronics)宣布与三星联合推出18nm FD-SOI
    发表于 10-23 11:53 224次阅读
    <b class='flag-5'>三星</b>电子:18FDS将成为物联网和MCU领域的重要<b class='flag-5'>工艺</b>

    三星电子计划在2026年推出最后一代10nm工艺1d nm

    三星电子在最新的内存产品路线图中透露了未来几年的技术布局。据透露,三星计划在2024年率先推出基于1c nm制程的DDR内存,该制程将支持高达32Gb的颗粒容量,标志着内存性能与密度的
    的头像 发表于 09-09 17:45 537次阅读

    概伦电子NanoSpice通过三星代工厂3/4nm工艺技术认证

    概伦电子(股票代码:688206.SH)近日宣布其新一代大容量、高性能并行SPICE仿真器NanoSpice通过三星代工厂3/4nm工艺技术认证,满足双方共同客户对高精度、大容量和高
    的头像 发表于 06-26 09:49 583次阅读

    台积电3nm工艺稳坐钓鱼台,三星因良率问题遇冷

    近日,全球芯片代工领域掀起了不小的波澜。据媒体报道,台积电在3nm制程的芯片代工价格上调5%之后,依然收获了供不应求的订单局面。而与此同时,韩国的三星电子在3nm工艺上却遭遇了前所未有
    的头像 发表于 06-22 14:23 1132次阅读

    三星展望2027年:1.4nm工艺与先进供电技术登场

    在半导体技术的竞技场上,三星正全力冲刺,准备在2027年推出一系列令人瞩目的创新。近日,三星晶圆代工部门在三星代工论坛上公布了其未来几年的技术路线图,其中包括备受瞩目的1.4nm制程
    的头像 发表于 06-21 09:30 362次阅读

    三星与新思科技携手,备战2nm工艺量产

    在全球半导体行业迈向更高精度和更小尺寸的征途上,三星与新思科技近日宣布了一项重要的合作。这一合作旨在确保三星的2nm制造工艺能够顺利实现量产,并在市场中占据领先地位。
    的头像 发表于 06-20 09:22 464次阅读

    三星公布最新工艺路线图

    : 1. **新节点和技术进展**:三星宣布了两个新的尖端节点——SF2Z 和 SF4U。SF2Z 是一种2nm工艺,采用背面电源输送网络(BSPDN)技术,这种技术将电源轨置于晶圆背面,以提高功率、
    的头像 发表于 06-17 15:33 341次阅读
    <b class='flag-5'>三星</b>公布最新<b class='flag-5'>工艺</b>路线图

    三星电子正按计划推进eMRAM内存制程升级

    三星电子在昨日举行的韩国“AI-PIM 研讨会”上宣布,其正按计划稳步进行eMRAM(嵌入式磁性随机存取内存)的制程升级工作。据悉,目前8nm eMRAM的技术开发已经基本完成,这一进展标志着三星电子在内存技术领域的又一次重要突
    的头像 发表于 06-04 09:35 384次阅读

    三星电子开始量产其首款3nm Gate All Around工艺的片上系统

    据外媒报道,三星电子已开始量产其首款3nm Gate All Around(GAA)工艺的片上系统(SoC),预计该芯片预计将用于Galaxy S25系列。
    的头像 发表于 05-08 15:24 562次阅读

    三星电子:加快2nm和3D半导体技术发展,共享技术信息与未来展望

    在技术研发领域,三星电子的3nm与2nm工艺取得显著进步,预计本季度内完成2nm设计基础设施的开发;此外,4
    的头像 发表于 04-30 16:16 472次阅读

    三星电子3nm工艺良率低迷,始终在50%左右徘徊

    据韩国媒体报道称,三星电子旗下的3纳米工艺良品比例仍是一个问题。报道中仅提及了“3nm”这一笼统概念,并没有明确指出具体的工艺类型。知情者透露,尽管有部分分析师认为其已经超过60%
    的头像 发表于 03-07 15:59 712次阅读

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3的工艺良率提高到60%以上。三星SF3工艺会率先应用到可穿戴设备处理器上,三星Galaxy Wa
    的头像 发表于 01-29 15:52 603次阅读

    英伟达Orin 的系统结构解析

    Orin SoC包含了高达170亿晶体管,几乎是Xavier SoC的两,搭载了12个ARM Hercules内核,并集成了NVIDIA下一代Ampere架构的GPU,提供了惊人的2
    的头像 发表于 01-29 12:33 2364次阅读
    英伟达<b class='flag-5'>Orin</b> 的系统结构解析

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 982次阅读
    <b class='flag-5'>三星</b>D1a <b class='flag-5'>nm</b> LPDDR5X器件的EUV光刻<b class='flag-5'>工艺</b>