0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

下拉电阻选择

黄工的嵌入式技术圈 来源:黄工的嵌入式技术圈 作者:黄工的嵌入式技术 2020-02-27 15:33 次阅读

RS-485总线广泛应用于通信工业自动化等领域,在实际应中,通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题,下面我们将对这些问题进行详细的分析。

一、为什么需要加上下拉电阻?

1.当485总线差分电压大于+200mV时,485收发器输出高电平;

2.当485总线差分电压小于-200mV时,485收发器输出低电平;

3.当485总线上的电压在-200mV~+200mV时,485收发器可能输出高电平也可能输出低电平。但一般总处于一种电平状态,若485收发器的输出低电平,这对于UART通信来说是一个起始位,此时通信会不正常。

当485总线处于开路(485收发器与总线断开)或者空闲状态(485收发器全部处于接收状态,总线没有收发器进行驱动)时,485总线的差分电压基本为0,此时总线就处于一个不确定的状态。同时由于目前485芯片为了提高总线上的节点数,输入阻抗设计的比较高,例如输入阻抗为1/4单位阻抗或者1/8单位阻抗(单位阻抗为12kΩ,1/4单位阻抗为48kΩ),在管脚悬空时容易受到电磁干扰。

因此为了防止485总线出现上述情况,通常在485总线上增加上下拉电阻(通常A接上拉电阻,B总线下拉电阻)。若使用隔离RS-485收发模块(例如RSM485PCHT),由于模块内部具有上下拉电阻(对于RSM485PCHT,内部上下拉电阻为24kΩ),因此在模块外部一般不需要增加上下拉电阻。

二、什么情况下需要加上下拉电阻?

当遇到信号反射问题时,通常会通过增加匹配电阻来避免信号反射,以1对1通信为例,如图1所示。由于485总线通常使用特性阻抗为120Ω的双绞线,因此在485总线的首尾两端增加120Ω终端电阻来避免信号反射问题。


图1:两个RSM485PCHT模块通信电路

根据RSM485PCHT的具体参数(如表1)可以得到如图2所示等效电路,其中RPU、RPD为模块内部在485总线上加的上下拉电阻,RIN为模块的输入阻抗。

表1 RSM485PCHT参数


图2:RSM485PCHT通信等效示意图

当两个模块都处于接收状态时,可以根据基尔霍夫电流定律对节点A和节点B列出下列公式:

根据上述公式可以计算AB之间的差分电压为:

此时模块已处于不确定状态,模块接收器可能输出为高电平,也可能输出为低电平,这时就需要在模块外部增加上下拉电阻保证模块在空闲时不处于不确定状态。

三、上下拉电阻如何取?

假设模块的输出电源电压V¬O相同,由于RGND接在一起,因此可以认为模块内部的上拉电阻是并联在一起的,为了方便解释,对图2的电路进行整理,如图3所示,在模块外部增加上下拉电阻可以选择只增加一组,也可以选择在每个模块都增加上下拉电阻,为了解释方便,我们在485总线上增加一组上下拉电阻。


图3 :RSM485PCHT通信等效电路图

其中:

RPU为模块内部上拉电阻,RPD为模块内部的下拉电阻,本例中为24kΩ;

RIN为模块接收器输入阻抗,本例取最小值为120kΩ;

RT为终端电阻,本例取120Ω;

RPU_EX为模块外部所加的上拉电阻,RPD_EX为模块外部所加的下拉电阻;

由于RSM485PCHT的门限电平为-200mV~+200mV,一般留有100mV或200mV的电压裕量,本例留有100mV的电压裕量,根据前面所推导的差分电压公式,可以得到下面计算公式:

由于RSM485PCHT在供电电压范围为4.75V~5.25V,取VO=4.75V(最低输入电压VCC=4.75V情况下),可得:

由RPU=24kΩ,可得RPU_EX=RPD_EX=461.9Ω,由于计算出的电阻值为最大值,因此可以选择在485总线上仅加一组410Ω或390Ω的上下拉电阻,或者加两组910Ω上下拉电阻。

四、如何验证上下拉电阻取值?

上述计算仅考虑了485总线空闲状态时不处于不确定状态,并没有考虑485收发器的驱动能力和所用元器件的功耗等问题。外部所加上下拉电阻越小,可以将485总线空闲状态差分电压保持的越高,但与此同时,终端电阻和上下拉电阻的功耗也越大,对485收发器的驱动能力要求也越高,当超过485收发器的驱动能力时,也会导致通信失败。

根据RS-485标准,当接收器的输入阻抗为单位阻抗时(最小为12k),总线上最多可以接32个节点,485的差分负载最大为54Ω,此时差分输出电压最小为1.5V。


图4 :485总线连接32个节点等效示意图

如图4所示,我们可以看到当485总线上接有32个节点时,总线A或B的共模负载为:

由此可见,对于RS-485的标准来说,A总线或B总线的最大共模负载为375Ω。


图5 :485总线增加终端电阻等效示意图

当增加终端电阻后,可以发现485总线的共模负载没有发生变化,但差模负载急剧减小,差模负载为:

因此当485总线的节点数达到最多以及增加终端电阻后,485总线的差模负载仍大于54Ω,根据RS-485的标准,差分输出电压最小为1.5V。


图6 :RSM485PCHT 64个节点等效示意图

以RSM485PCHT为例说明增加上下拉电阻的情况,如图6所示,总线A或B的共模负载为:

实际测试上述情况,驱动输出的最小差分电压3.02V,这个电压远大于RS-485标准规定的最小差分输出电压1.5V。


图7 :RSM485PCHT 64个节点增加终端电阻示意图

当在485总线上增加终端电阻时,可以看出总线A或B的共模负载并没有发生变化,而差分阻抗有了较大的变化,此时差模负载为:

计算出的差模负载要略大于RS-485标准规定的最大负载为54Ω,我们对RSM485PCHT进行实际测试,其输出差分电压1.58V,略大于标准规定的最小电压。

当差模负载为54Ω(485总线接两个120Ω终端电阻并且上拉电阻(下拉电阻)与收发器内阻的并联值为270Ω)时,RSM485PCHT的差分输出电压为1.52V(实测值),基本和RS-485标准相同。当差模负载为41.54Ω(485总线接两个120Ω终端电阻并且上拉电阻(下拉电阻)与收发器内阻的并联值为135Ω)时,RSM485PCHT的差分输出电压在1.17V左右(实测值),在这种情况下可以通信。但485收发芯片手册中规定的最大差模负载通常为54Ω,即在485总线上增加两个120Ω后,上拉电阻(下拉电阻)与收发器输入阻抗的并联值应大于270Ω。同时为了保证稳定可靠通信,一般485总线的上拉电阻(下拉电阻)与收发器输入阻抗的并联值应大于375Ω。

五、总结

1.通信线应选用屏蔽双绞线,屏蔽层应单点接大地;

2.当我们没有遇到信号反射问题时,尽量不要使用终端电阻;

3.如果使用终端电阻,我们可以通过上下拉电阻调节485总线在空闲状态的电压值,保证不处于门限电平(-200mV~+200mV或-200mV~-40mV)范围内;

4.当我们增加上下拉电阻时,上拉电阻(下拉电阻)与收发器输入阻抗的并联值应大于375Ω。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    86

    文章

    5459

    浏览量

    171557
  • 总线
    +关注

    关注

    10

    文章

    2863

    浏览量

    87960
收藏 人收藏

    评论

    相关推荐

    下拉电阻的使用方法

    上拉电阻是把一个信号通过一个电阻接到电源(Vcc),下拉电阻是一个信号通过一个电阻接到地(GND)。
    的头像 发表于 11-07 10:22 151次阅读
    上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的使用方法

    【RS-485总线】详解RS-485上下拉电阻选择

    RS-485总线广泛应用于通信、工业自动化等领域,在实际应中,通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题,下面我们将对这些问题进行详细的分析。为什么需要加上下拉
    的头像 发表于 09-21 08:06 485次阅读
    【RS-485总线】详解RS-485上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的<b class='flag-5'>选择</b>

    电路设计基础:上拉电阻下拉电阻分析

    小:电阻小,电流大。 3、对于高速电路,过大的上拉电阻可能边沿变平缓。 综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。 对上拉
    发表于 08-22 13:59

    上拉电阻下拉电阻的用处和区别介绍

    上拉电阻下拉电阻是电子电路设计中常用的两种电阻。尽管它们有共同点,例如影响电路的阻抗特性和限制电流流过电路的能力,但它们的工作原理和应用场合存在明显区别。下面将详细解释上拉
    的头像 发表于 05-02 15:18 4528次阅读
    上拉<b class='flag-5'>电阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的用处和区别介绍

    下拉电阻的作用有哪些

    下拉电阻是一种常见的电子元件,用于在没有输入或输入为高阻抗状态时,将电路节点固定在低逻辑电平(通常是地或负电源)。其主要作用包括: 确保默认逻辑电平:下拉电阻可以保证即使没有信号输入或
    的头像 发表于 05-02 15:08 2226次阅读

    最全讲解上下拉电阻下拉电阻选择与上下拉电阻的应用

    在电子元器件间中,并不存在上拉电阻下拉电阻这两种实体的电阻,之所以这样称呼,原因是根据电阻不同使用的场景来定义的,其本质还是
    的头像 发表于 04-09 15:13 9208次阅读
    最全讲解上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b> 上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的<b class='flag-5'>选择</b>与上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的应用

    STM32cubemx在开漏和推挽输出模式下上拉电阻下拉电阻有什么作用和区别?

    只配置过输入的时候上拉和下拉电阻。不知道在开漏和推挽输出模式下上拉电阻下拉电阻有什么作用和区别?并且应该根据什么来
    发表于 03-27 07:20

    上拉电阻下拉电阻是什么

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。而下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平,将不确定的信号
    发表于 02-29 12:39 3431次阅读
    上拉<b class='flag-5'>电阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>是什么

    请为cx3的io口没有内部上拉电阻下拉电阻吗?

    ,CyU3PGpioSetValue,在配置参数里CyU3PGpioSimpleConfig_t的结构里,没有看到此io口是否可以配置内部上拉或下拉电阻。请为cx3的io口没有内部上拉电阻
    发表于 02-28 06:25

    关于单片机上拉电阻下拉电阻的详解和选取

    数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻下拉电阻的方式使处于稳定状态,具体视设计要求而定!
    发表于 02-15 15:30 3333次阅读

    电阻是如何实现上下拉功能的呢?

    电阻是如何实现上下拉功能的呢? 上下拉功能是指在电路中通过连接电阻来实现对信号的上拉和下拉控制。在数字电路中,上拉和
    的头像 发表于 02-04 09:32 859次阅读

    电路板中上拉电阻下拉电阻所起的作用

    上拉电阻下拉电阻是电路板维修技术中的两个专业技术术语,在分析电路板中的电路控制原理时经常会用到上拉电阻下拉
    的头像 发表于 02-03 12:26 760次阅读

    ​上下拉电阻及相关电路分析!

    根据这两种特性可以在不同器件选用,比如共阴共阳数码管驱动,单片机IO引脚等灵活使用。当然要注意在下拉电阻使用时,在output2的位置一定要加限流电阻,否则会引起D2线路电流过大,类似短路。
    的头像 发表于 12-10 10:00 1997次阅读
    ​上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>及相关电路分析!

    上拉电阻下拉电阻的用处

    上拉电阻下拉电阻的用处和区别  上拉电阻下拉电阻是电子电路中常用的两种
    的头像 发表于 11-22 18:26 1727次阅读

    浅谈上拉电阻下拉电阻选择原则

    电子发烧友网站提供《浅谈上拉电阻下拉电阻选择原则.pdf》资料免费下载
    发表于 11-21 10:47 0次下载
    浅谈上拉<b class='flag-5'>电阻</b><b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的<b class='flag-5'>选择</b>原则