0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电将与博通合作强化晶圆级封装平台

汽车玩家 来源:TechWeb 作者:宋星 2020-03-03 14:44 次阅读

3月3日消息,台积电今日宣布,将与博通公司合作强化CoWoS平台。

台积电

CoWoS全称为Chip-on-Wafer-on-Substrate,是台积电晶圆级系统整合组合(WLSI)的解决方案之一。

台积电和博通将支援业界首创且最大的两倍光罩尺寸(2X reticle size)之中介层,面积约1,700平方毫米。此项新世代CoWoS中介层由两张全幅光罩拼接构成,能够大幅提升运算能力,借由更多的系统单晶片来支援先进的高效能运算系统,并且也准备就绪以支持台积电下一世代的5nm制程技术。

台积电表示,此项新世代CoWoS技术能够容纳多个逻辑系统单晶片(SoC)、以及多达六个高频宽记忆体(HBM)立方体,提供高达96GB的记忆体容量;此外,此技术提供每秒高达2.7兆位元的频宽,相较于台积电2016年推出的CoWoS解决方案,速度增快2.7倍。

CoWoS解决方案具备支援更高记忆体容量与频宽的优势,非常适用于记忆体密集型之处理工作,例如深度学习5G网络、具有节能效益的数据中心、以及其他更多应用。除了提供更多的空间来提升运算能力、输入/输出、以及HBM整合,强化版的CoWoS技术也提供更大的设计灵活性及更好的良率,支援先进制程上的复杂特殊应用晶片设计。

在台积电与博通公司合作的CoWoS平台之中,博通定义了复杂的上层晶片、中介层、以及HBM结构,台积电则是开发生产制程来充分提升良率与效能,以满足两倍光罩尺寸中介层带来的特有挑战。透过数个世代以来开发CoWoS平台的经验,台积电开发出独特的光罩接合制程,能够将CoWoS平台扩充超过单一光罩尺寸的整合面积,并将此强化的成果导入量产。

CoWoS能够与电晶体微缩互补且在电晶体微缩之外进行系统级微缩。除了CoWoS之外,台积电三维集成电路技术平台,例如整合型扇出(InFO)及系统整合晶片(SoIC),透过小晶片分割与系统整合来实现创新,达到更强大的功能与强化的系统效能。

台积电成立于1987年,是全球最大的晶圆代工半导体制造厂,客户包括苹果、高通、华为等等。其总部位于***新竹的新竹科学工业园区。台积电公司股票在***证券交易所上市,股票代码为2330,另有美国存托凭证在美国纽约证券交易所挂牌交易,股票代号为TSM。

周一收盘,台积电(NYSE:TSM)股价上涨3.97%至55.98美元,总市值约2903.17亿美元。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    43

    文章

    5609

    浏览量

    166085
  • 晶圆
    +关注

    关注

    52

    文章

    4837

    浏览量

    127776
  • 博通
    +关注

    关注

    35

    文章

    4319

    浏览量

    106786
收藏 人收藏

    评论

    相关推荐

    进入“代工2.0”,市场规模翻倍,押注先进封测技术

    电子发烧友网报道(文/黄晶晶)日前,举办了2024年第二季度业绩的法说会。释出不少动态引发业界关注,除了高性能计算代工业务带动营收高速增长之外,更是首次提供
    的头像 发表于 07-21 00:04 3715次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>进入“<b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工2.0”,市场规模翻倍,押注先进封测技术

    OpenAI携手打造自主芯片

    OpenAI正在与通和两大半导体巨头携手合作,共同打造其首款自主研发的“in-house”芯片,旨在为其人工智能系统提供更强大的算力
    的头像 发表于 10-30 16:17 216次阅读

    详解不同封装的工艺流程

    在本系列第七篇文章中,介绍了封装的基本流程。本篇文章将侧重介绍不同
    的头像 发表于 08-21 15:10 1232次阅读
    详解不同<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>的工艺流程

    开始探索面板封装,但三星更早?

    方案,据传也开始探索更激进的封装方案,比如面板封装FO-PLP。   面板
    的头像 发表于 06-28 00:19 3892次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>开始探索面板<b class='flag-5'>级</b><b class='flag-5'>封装</b>,但三星更早?

    研发芯片封装新技术:从到面板的革新

    在半导体制造领域,一直是技术革新的引领者。近日,有知情人士透露,这家全球知名的芯片制造商正在积极探索一种全新的芯片封装技术,即从传统的
    的头像 发表于 06-22 14:31 1323次阅读

    今日看点丨传研发芯片封装新技术;戴尔、超微电脑将共同为马斯克xAI打造计算中心

    1. 传研发芯片封装新技术 从转向面板
    发表于 06-21 10:18 906次阅读

    获英特尔3nm芯片订单,开启生产新篇章

    近日,据业界知情人士透露,全球知名的半导体制造巨头已成功获得英特尔即将推出的笔记本电脑处理器系列的3nm芯片订单,标志着双方合作的新里程碑。据悉,
    的头像 发表于 06-20 09:26 601次阅读

    Marvell将与合作2nm 以构建模块和基础IP

    正式量产。 现在Marvell 已正式宣布,将与合作开发业界首款针对加速基础设施优化的2nm 芯片生产
    的头像 发表于 03-11 16:32 807次阅读

    Marvell将与合作2nm 共创生产平台新纪元

    Marvell与合作历史悠久且成果丰硕,双方此前在5nm和3nm工艺领域的成功合作已经奠定了业界领先地位。
    的头像 发表于 03-11 14:51 697次阅读

    一文看懂封装

    共读好书 在本文中,我们将重点介绍半导体封装的另一种主要方法——封装(WLP)。本文将探讨
    的头像 发表于 03-05 08:42 1252次阅读
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>

    平均售价同比上涨22.8%!

    根据最新的财报,2024年第四季度,12英寸
    的头像 发表于 01-25 15:35 322次阅读

    3nm工艺价格飙升,收入激增

    当前整个行业正处于不景气的状态,2020 年以来出货量首次跌破每季度 300 万片。但凭借 N3 工艺使其
    的头像 发表于 01-24 11:15 685次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>3nm工艺<b class='flag-5'>晶</b><b class='flag-5'>圆</b>价格飙升,收入激增

    【科普】什么是封装

    【科普】什么是封装
    的头像 发表于 12-07 11:34 1473次阅读
    【科普】什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>

    -安靠在美联盟将与三星形成激烈竞争

    计划到2025年为止投资400亿美元,在亚利桑那州凤凰城建设代工厂。该生态界由
    的头像 发表于 12-06 14:34 821次阅读

    HRP先进封装替代传统封装技术研究(HRP先进封装芯片)

    随着封装技术的不断提升,众多芯片设计及封测公司开始思考并尝试采用
    的头像 发表于 11-30 09:23 2049次阅读
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>先进<b class='flag-5'>封装</b>替代传统<b class='flag-5'>封装</b>技术研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>先进<b class='flag-5'>封装</b>芯片)