0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

混合信号常用设计 是通过每个模块数字逻辑电路来控制的

电子工程师 来源:网络整理 作者:佚名 2020-03-16 11:45 次阅读

混合信号设计结合了模拟数字电路的强大功能和优点。常用的混合信号架构是其中每个模块通过数字逻辑电路来控制。这种设计利用数字逻辑电路的可靠性和运算能力控制传统模拟电路。

由于便于在整个设计过程中修改,数字逻辑电路特别适合保持数字逻辑控制环路的“智能”功能。模拟电路应该尽可能简单和直接。可能的情况下,解码、延迟及其它功能应采用数字方式实施。

与模拟电路不一样,数字逻辑电路不受偏差或工艺变量的影响,更便于控制或完全避免抖动等现象。某些功能在逻辑电路中配置非常容易,如保持特定不确定值的控制环路。这种电路基板占用面积小、抗噪声并易于部署。

混合信号常用设计 是通过每个模块数字逻辑电路来控制的

图1,混合信号反馈环路框图。

典型控制策略如图1所示。输入信号进入某种类形的模拟信号处理电路。数字逻辑电路对输出信号进行分析,数字控制运算电路更新模拟电路的行为。增益、偏置、钳位电流滤波器中心频率是这种方式控制的典型量。

举例

我们以图2所示自动增益控制电路为例加以说明。输入信号假定为简单的正弦波,经模拟信号处理电路进行振幅调整。(DC)增益块执行本例整个模拟信号处理过程。它接收六位代码,按 ±6dB调整信号(DC)增益。

混合信号常用设计 是通过每个模块数字逻辑电路来控制的

图2,自动增益控制:DC块执行全部模拟信号处理。

比较器是“数字信号分析仪”最简单的例子,输出信号与1.5V参考电压进行比较。信号振幅调整到其最小值刚好开始启动比较器。标有IEC_Controller的模块含有数字控制运算电路。这个控制器的基本概念很简单:

1.测量时钟周期中比较器输出结果低的部分。

2.定期比较这部分周期与预期目标值。

3.如果计数过高,下调DC增益。如果过低,上调DC增益。

这个电路的另一部分是“抖动检测器”,嵌入IEC_DitherDetector模块中,用来确定DC增益值是否处于稳定状态。稳定后,锁定控制环路的输出。这样可以避免电路在代码之间随机漂移。

数字环路考虑因素

任何控制环路必须有一个目标(预期值或条件),这个AGC电路的目标是每256个周期1个比较器高计数,或占空周期约为0.4%。

选择这个值是因为产生的误差(0.4%)可以接受。不过,每种应用情况不同,必须认真选择误差信号的动态范围。

称作ComparatorCounter的计数器用来统计比较器输出结果高的时钟周期数。控制环路生成误差信号,称为Error(误差),即实际计数减去目标值所得结果。

环路输出限制为不上溢或下溢。此外,每次更新事件清零ComparatorCounter,从而开始另一个256时钟周期测量。

多个反馈环路考虑因素

系统仅有一个控制环路时,它的漂移误差并不重要,但是如果系统有多个环路,漂移误差会明显放大。

控制理论指出:当系统有多个环路时,系统调整误差所需的时间呈几何级增长,其阶数与环路数量一致。

数字控制环路的时间常数很容易改变。如果环路输出宽度为N位,误差积分器可宽出几位,如N+2。然后考虑预留一部分最小有效位不用,有效延缓环路关闭。利用一个很小的附加逻辑,时间常数还可以成为动态的,根据其它环路的状态变化。

抖动与稳定

抖动一词描述控制环路在两个(或多个)离散输出代码之间来回摆动的情况。这是这类控制环路的常见现象,某些应用中这种现象无所谓。

在不允许抖动的应用中,可采用一个小的附加逻辑电路消除抖动。检测抖动最简便的方法是观察误差信号。当误差信号小时,环路接近其预期目标。适当时间长度内保持很小误差时,环路误差积分器停用,防止进一步更新。

混合信号常用设计 是通过每个模块数字逻辑电路来控制的

图3,选取和锁定的波形输出。

确定误差信号在“适当时间”内保持很小状态需要采用低通滤波。单极IIR(无限冲激响应)滤波器可能是最简单的低通滤波器。这种滤波器易于配置在数字逻辑电路中。

可采用另一(选装)计数器延长环路完全稳定时间,即使其过滤的误差信号小到可以接受之后。本例中,这个计数器称为SettleCounter,每当过滤误差信号过大时,这个计数器清零。当过滤的误差信号小到可接受的程度时,计数器开始累计,每个更新事件一次。当达到最大值时,控制环路误差积分器停止工作,环路输出不再变化。

环路本身不间断持续运行(其误差信号必须连续跟踪输入信号的变化),但输出值锁定,从而不能抖动。当输入信号显著变化时,过滤的误差信号增加,环路解锁并开始重新选取信号。

结果

示例电路的动作如图3所示。输出信号Vout最初过大。DCGain值下移,每256个时钟周期下降一个单位,直到误差信号接近零为止。AbsFilteredError信号滞后于误差信号,最终低于重新选取阈值。这时,重新选取(Reacquire)下降。当SettleCounter达到其最大值后LoopEnable下降,环路输出锁定。

与传统全模拟控制环路相比,混合信号控制环路具有许多优点。它们便于实施并可保证稳定性,特别是与专门设计的抖动检测器配合使用时。数字逻辑电路具有独特的控制环路“锁定”能力,这是一种具有极大实用价值的功能。

误差积分器和环路误差滤波器策略使这种构件方法适用于解决大量不同的问题。可行的情况下,可结合数字和模拟设计方法各自的优势开发小型、可靠、易于实施的新型控制结构。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 混合信号
    +关注

    关注

    0

    文章

    469

    浏览量

    64932
收藏 人收藏

    评论

    相关推荐

    逻辑电路芯片-组合逻辑电路芯片-时序逻辑电路芯片

    、GPU、内存控制器等核心部件均大量使用逻辑电路芯片实现复杂的运算和控制功能。 通信设备:路由器、交换机、基站等通信设备中的信号处理、数据转发等功能依赖于高性能的
    发表于 09-30 10:47

    时序逻辑电路的基本概念、组成、分类及设计方法

    Logic Circuit)是一种在数字电路中,其输出不仅取决于当前输入,还取决于过去输入历史的电路。与组合逻辑电路(Combinational Logic Circuit)不同,组合逻辑电
    的头像 发表于 08-28 11:45 806次阅读

    时序逻辑电路的功能表示方法有哪些

    时序逻辑电路数字电路中的一种重要类型,其特点是电路的输出不仅取决于当前的输入,还取决于电路的状态。时序逻辑电路广泛应用于计算机、通信、
    的头像 发表于 08-28 11:41 452次阅读

    组合逻辑电路设计时应遵循什么原则

    一、引言 组合逻辑电路数字电路中的一种基本类型,它由逻辑门、触发器等基本元件组成,通过逻辑门的组合实现特定的
    的头像 发表于 08-11 11:26 1012次阅读

    组合逻辑电路的结构特点是什么?

    组合逻辑电路是一种基本的数字电路,它由逻辑门组成,用于实现各种逻辑功能。组合逻辑电路的结构特点主要包括以下几个方面: 无记忆功能 :组合
    的头像 发表于 08-11 11:14 777次阅读

    时序逻辑电路包括什么器件组成

    时序逻辑电路是一种数字电路,它根据输入信号电路内部状态的变化产生输出信号。时序逻辑电路广泛应用
    的头像 发表于 07-30 15:02 606次阅读

    逻辑电路与时序逻辑电路的区别

    数字电子学中,逻辑电路和时序逻辑电路是两种基本的电路类型。它们在处理数字信号和实现数字系统时起
    的头像 发表于 07-30 15:00 640次阅读

    常用的组合逻辑电路有哪些

    组合逻辑电路数字逻辑电路的一种,其特点是输出只依赖于当前的输入状态,而与输入信号的变化历史无关。组合逻辑电路广泛应用于
    的头像 发表于 07-30 14:41 1201次阅读

    分析组合逻辑电路的设计步骤

    组合逻辑电路数字电路中的一种基本类型,它由逻辑门组成,根据输入信号的组合产生相应的输出信号。组合逻辑电
    的头像 发表于 07-30 14:39 548次阅读

    组合逻辑电路逻辑功能的测试方法

    一、引言 组合逻辑电路数字电路中的重要组成部分,它仅由逻辑电路(如与门、或门、非门等)和输入/输出端组成,不包含任何存储元件。组合逻辑电路
    的头像 发表于 07-30 14:38 919次阅读

    逻辑电路有哪些应用领域呢?

    数字世界中,逻辑电路是实现数据处理、传输和控制的核心组件。它们通过逻辑门和触发器等元件,实现了各种复杂
    的头像 发表于 05-24 15:54 1329次阅读

    时序逻辑电路输出与什么有关 时序逻辑电路由哪两部分组成

    时序逻辑电路的输出与输入信号以及内部存储器状态有关。时序逻辑电路是一类特殊的数字电路,其输出信号的值不仅取决于当前的输入
    的头像 发表于 02-06 14:30 2473次阅读

    时序逻辑电路有哪些 时序逻辑电路和组合逻辑电路区别

    时序逻辑电路是一种能够存储信息并根据时钟信号按照特定顺序执行操作的电路。它是计算机硬件中非常重要的一部分,用于实现存储器、时序控制器等功能。与之相对的是组合
    的头像 发表于 02-06 11:18 9085次阅读

    常用的组合逻辑电路

    组合逻辑电路和时序逻辑电路数字电路中两种重要的逻辑电路类型,它们主要区别在于其输出信号的依赖关系和对时间的敏感性。
    的头像 发表于 02-04 16:00 4141次阅读

    异或门的逻辑符号和逻辑电路组成

    异或门(XOR gate)是数字逻辑电路常用的一种逻辑门。它的作用是对两个输入信号进行逻辑运算
    的头像 发表于 02-04 14:18 9824次阅读
    异或门的<b class='flag-5'>逻辑</b>符号和<b class='flag-5'>逻辑电路</b>组成