0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

西部数据新推出了两款免费的自主RISC-V核心

独爱72H 来源:快科技 作者:快科技 2020-03-18 16:05 次阅读

(文章来源:快科技

说起西部数据,大家第一个想到的肯定是硬盘,但其实在CPU处理器领域,西数也是钻研颇深,2018年底就发布了基于RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模拟器(ISS),并向第三方芯片厂商开放。

西数SweRV是一种32位顺序执行架构,双路超标量设计,9级流水线,支持SMT同步多线程。第一个版本Swe Core EH1采用台积电28nm工艺制造,运行频率高达1.8GHz,模拟性能可达4.9 CoreMark/MHz,略高于ARM A15。

今天,西数发布了两款新的SweRV核心产品SweRV Core EH2、SweRV Core EL2,都属于微控制器专用CPU。

SweRV Core EH2基本架构不变,工艺升级为台积电16nm FinFET造,以获得性能、功耗、面积的最佳平衡,模拟性能提升29%达到6.3 CoreMark/MHz,内核面积缩小39%仅为0.067平方毫米。它依然可用于SSD控制器等领域,而更强的性能、更小的面积使其应用潜力更大。

SweRV Core EL2是一个超级精简版,还是32位顺序架构、16nm工艺,但改成单路超标量、4级流水线、单线程,内核面积只有区区0.023平方毫米,性能约3.6 CoreMarks/MHz。

它主要用于取代控制器SoC中的时序逻辑、状态机,它们都必须尽可能的小。西数表示,EH1、EH2、EL2核心都会在近期出现在大量产品中,但没有透露具体名单(或许自家SSD主控?),而这些核心都会继续对外开放,以壮大RISC-V的生态。

此外,西数还发布了基于以太网OminXtend的缓存一致性技术的硬件参考设计,开发者可引入自己的芯片设计中,比如GPUFPGA机器学习加速器等等。西数已将此设计交给芯片联盟(Chips Alliance),后者今后将负责OmniXtend协议的进一步开发。
(责任编辑:fqj)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 西部数据
    +关注

    关注

    5

    文章

    536

    浏览量

    46332
  • RISC-V
    +关注

    关注

    45

    文章

    2335

    浏览量

    46756
收藏 人收藏

    相关推荐

    关于RISC-V芯片的应用学习总结

    RISC-V芯片作为一种基于精简指令集计算(RISC)原则的开源指令集架构(ISA)芯片,近年来在多个领域展现出了广泛的应用潜力和显著优势。以下是对RISC-V芯片应用的总结。
    发表于 01-29 08:38

    RISC-V MCU技术

    发展得可快了,好多公司和机构都加入了RISC-V International,还推出了不少RISC-V处理器、开发板还有软件工具啥的。 它为啥这么厉害呢?我跟你讲讲哈。 首先它是开源的,不要钱的,随便
    发表于 01-19 11:50

    西部数据发布超高速、大容量存储新品

    ™和WD_BLACK™品牌均带来了卓越的产品组合,满足用户多样化的数据存储需求。 在闪迪品牌方面,公司进一步丰富了移动固态硬盘系列,推出了两款具备革命性SSD速度和超凡耐用性的全新产品。这两款
    的头像 发表于 12-26 14:18 376次阅读

    RISC-V架构及MRS开发环境回顾

    RISC-V被称为开放指令集的主要原因。(4)RISC-V目前的应用 沁恒微电子于2020年2月24日发布了首基于 RISC-V架构,自主
    发表于 12-16 23:08

    RISC-V能否复制Linux 的成功?》

    的控制器处理器,以优化与主CPU和闪存之间的控制器接口。 在2020年RISC-V峰会期间,西部数据展示了一搭载其开源RISC-V SweRV内核的闪存控制器,其高级业务总监Ted
    发表于 11-26 20:20

    什么是RISC-V?以及RISC-V和ARM、X86的区别

    RISC-V的开发过程中还得到了来自多家公司的支持和参与,包括英特尔、谷歌、诺基亚、贝尔、卡内基梅隆大学、华为、科技大学格拉茨、西部数据等。 创造RISC-V的原因 最初Krste Asanovic
    发表于 11-16 16:14

    RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,赋能RISC-V高效落地

    更好的使用体验: 1. 青稞RISC-V首先针对高速数据传输场景,通过免表中断提升了MCU的响应速度; 2. 针对蓝牙和以太网等协议栈应用,扩展自定义指令提升了代码密度; 3. 率先设计的线调试
    发表于 08-30 17:37

    risc-v的发展历史

    RISC-V架构在学术圈和开源社区中获得了更广泛的关注和应用。 四、广泛应用与生态系统建设 工业界应用:随着RISC-V架构的不断发展,越来越多的公司开始采用RISC-V架构。例如,西部数据
    发表于 07-29 17:20

    浅析RISC-V领先ARM的优势

    RISC-V相对于ARM的优势主要体现在以下几个方面: 开源与免费RISC-V是一个完全开源的指令集架构(ISA),其规范公开且可以免费使用。这意味着任何人都可以基于
    发表于 06-27 08:45

    瑞萨RISC-V出了几个产品了

    看到瑞萨也入手RISC-V,我只了解到了R9A02G021已经出了,不知道瑞萨还有继续出强一点的产品吗?
    发表于 05-30 07:35

    瑞萨电子推出业界首自研通用型32位RISC-V MCU内核

    近期,瑞萨隆重推出基于RISC-V架构的通用型32位微控制器,标志着公司首采用自研RISC-V CPU内核的商用MCU产品落地。
    的头像 发表于 05-17 18:11 1319次阅读
    瑞萨电子<b class='flag-5'>推出</b>业界首<b class='flag-5'>款</b>自研通用型32位<b class='flag-5'>RISC-V</b> MCU内核

    瑞萨电子推出采用自研RISC-V CPU内核的通用32位MCU

    2024 年 3 月 26 日,中国北京讯 - 全球半导体解决方案供应商瑞萨电子(TSE:6723)今日宣布率先在业内推出基于内部自研CPU内核构建的通用32位RISC-V微控制器(MCU
    发表于 03-30 22:08

    什么是RISC-VRISC-V的关键技术

    RISC-V不仅仅是一个流行语;它建立在坚实的技术基础之上,使其有别于其他指令集架构 (ISA)。RISC-V核心是基于精简指令集计算(RISC)原则,强调效率和性能。
    发表于 03-26 09:34 3747次阅读

    RISC-V 基础学习:RISC-V 基础介绍

    , 支持整数指令、乘除法指令、原子指令和压缩指令。 9.3 指令集模块 指令集模块是一CPU架构的主要组成部分,是CPU 和 上层软件交互的核心,也是cpu主要功能体现。 RISC-V 规范只定义了
    发表于 03-12 10:25

    RISC-V开放架构设计之道|阅读体验】+ 阅读初体验

    这本书确实不是简单的书,位作者都曾参与RISC-V的研发设计,而几位译者及审校者则都与中科院计算技术研究所相关,可见这本书的质量肯定不低! 看到书中说,最好是了解过至少一指令集,否则建议先阅读
    发表于 03-05 20:54