0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新光刻技术将会对纳米芯片的发展产生重大影响

独爱72H 来源:网络整理 作者:佚名 2020-04-15 15:22 次阅读

(文章来源:网络整理)

该行业正在不断刷新纳米芯片的记录,这无疑将为我们带来更多的未来计算可能性。为此,来自世界各地的研究人员正在不断努力。最近,一个国际研究小组在其报告中表示,它在纳米芯片的制造方面取得了突破性进展,或者它将对纳米芯片的生产以及全球所有纳米技术实验室产生重大影响。

据报道,该研究团队由纽约大学工程学院化学与生物分子工程教授Riedo领导。他们表明,使用加热到100摄氏度以上的探针进行光刻比二维半导体要好(例如,制造金属二硫化钼(MoS2)的方法更便宜,并且有望成为替代方法)。到今天的电子束光刻。

该团队将这种新的制造方法称为热扫描探针光刻(t-SPL),它比当今的电子束光刻(EBL)更具优势:首先,热光刻技术取得了重大进展。一维晶体管的质量抵消了肖特基势垒,并阻碍了金属和二维衬底的结点处的电子流动。与EBL不同,热光刻技术使芯片设计人员可以轻松地对半导体尺寸进行成像,然后在需要时对电极进行构图。此外,热扫描探针光刻(t-SPL)制造系统有望从一开始就节省成本。最后,通过使用平行热探针,热制造方法可以轻松地扩展到大规模工业生产。

Elisa Riedo教授和博士生Liu Xiangyu他们使用热扫描探针光刻技术和SwissLitho的NanoFrazor设备在纽约大学Tandon工程学院的PicoForce实验室生产高质量的2D芯片。

Riedo博士希望t-SPL最终能够从实验室转移到工厂进行批量生产。为了实现这一愿景,研究人员仍然需要继续努力,以快速推进材料科学和芯片设计。有一天,这些t-SPL工具的分辨率将小于10纳米,并且将在标准环境条件下使用120伏电源运行。

实际上,Riedo在热测试方面的经验可以追溯到十年以上,首先是在IBM Research-Zurich,然后是纽约城市大学研究生中心(CUNY)的高级科学研究中心(ASRC)。
(责任编辑:fqj)

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 纳米芯片
    +关注

    关注

    0

    文章

    50

    浏览量

    14458
  • 光刻技术
    +关注

    关注

    1

    文章

    143

    浏览量

    15789
收藏 人收藏

    评论

    相关推荐

    纳米压印光刻技术应用在即,能否掀起芯片制造革命?

    电子发烧友网报道(文/李宁远)提及芯片制造,首先想到的自然是光刻机和光刻技术。而众所周知,EUV光刻机产能有限而且成本高昂,业界一直都在探索
    的头像 发表于 03-09 00:15 4050次阅读
    <b class='flag-5'>纳米</b>压印<b class='flag-5'>光刻</b><b class='flag-5'>技术</b>应用在即,能否掀起<b class='flag-5'>芯片</b>制造革命?

    最新CMOS技术发展趋势

    技术(EUV) 随着制程技术发展,传统的光刻技术已经接近物理极限。极紫外光刻
    的头像 发表于 11-14 10:01 129次阅读

    一文解读光刻胶的原理、应用及市场前景展望

    光刻技术是现代微电子和纳米技术的研发中的关键一环,而光刻胶,又是光刻技术中的关键组成部分。随着
    的头像 发表于 11-11 10:08 220次阅读
    一文解读<b class='flag-5'>光刻</b>胶的原理、应用及市场前景展望

    美投资8.25亿美元建设NSTC关键设施,重点发展EUV光刻技术

    拜登政府已宣布一项重大投资决策,计划在纽约州的奥尔巴尼市投入8.25亿美元,用于建设国家半导体技术中心(NSTC)的核心设施。据美国商务部透露,奥尔巴尼的这一基地将特别聚焦于极紫外(EUV)光刻
    的头像 发表于 11-01 14:12 262次阅读

    电子束光刻技术实现对纳米结构特征的精细控制

    电子束光刻技术使得对构成多种纳米技术基础的纳米结构特征实现精细控制成为可能。纳米结构制造与测量的研究人员致力于提升
    的头像 发表于 10-18 15:23 202次阅读
    电子束<b class='flag-5'>光刻</b><b class='flag-5'>技术</b>实现对<b class='flag-5'>纳米</b>结构特征的精细控制

    光刻工艺中分辨率增强技术详解

    分辨率增强及技术(Resolution Enhancement Technique, RET)实际上就是根据已有的掩膜版设计图形,通过模拟计算确定最佳光照条件,以实现最大共同工艺窗口(Common Process Window),这部分工作一般是在新光刻工艺研发的早期进行
    的头像 发表于 10-18 15:11 318次阅读
    <b class='flag-5'>光刻</b>工艺中分辨率增强<b class='flag-5'>技术</b>详解

    新思科技发布1.6纳米背面布线技术,助力万亿晶体管芯片发展

    近日,新思科技(Synopsys)宣布了一项重大技术突破,成功推出了1.6纳米背面电源布线项目。这一技术将成为未来万亿晶体管芯片制造过程中
    的头像 发表于 09-30 16:11 337次阅读

    日本大学研发出新极紫外(EUV)光刻技术

    近日,日本冲绳科学技术大学院大学(OIST)发布了一项重大研究报告,宣布该校成功研发出一种突破性的极紫外(EUV)光刻技术。这一创新技术超越
    的头像 发表于 08-03 12:45 845次阅读

    据新华社等多家媒体报道!畅能达科技实现散热技术重大突破!

    据新华社等多家媒体报道!畅能达科技实现散热技术重大突破 由 广东畅能达科技发展有限公司 自主研发的高热流密度散热相变封装基板,其散热性能远远超过现有的金刚石铝和金刚石铜。该技术可广泛运
    发表于 05-29 14:39

    光刻机的基本原理和核心技术

    虽然DUVL机器可以通过多重曝光技术将线宽缩小到7-5纳米,但如果要获得更小的线宽,DUVL已经达到了极限。采用EUV作为光源的极紫外光刻(EUVL)成为研究的重点,其波长为13.5纳米
    发表于 04-25 10:06 3078次阅读
    <b class='flag-5'>光刻</b>机的基本原理和核心<b class='flag-5'>技术</b>

    光刻机的发展历程及工艺流程

    光刻机经历了5代产品发展,每次改进和创新都显著提升了光刻机所能实现的最小工艺节点。按照使用光源依次从g-line、i-line发展到KrF、ArF和EUV;按照工作原理依次从接触接近式
    发表于 03-21 11:31 5734次阅读
    <b class='flag-5'>光刻</b>机的<b class='flag-5'>发展</b>历程及工艺流程

    美光计划部署纳米印刷技术,降低DRAM芯片生产成本

    3 月 5 日消息,美光科技公司计划率先支持佳能的纳米印刷技术,从而进一步降低生产 DRAM 存储芯片的单层成本。 美光公司近日举办了一场演讲,介绍在将纳米印刷
    的头像 发表于 03-06 08:37 281次阅读

    佳能预计到2024年出货纳米压印光刻

    Takeishi向英国《金融时报》表示,公司计划于2024年开始出货其纳米压印光刻机FPA-1200NZ2C,并补充说芯片可以轻松以低成本制造。2023年11月,该公司表示该设备的价格将比ASML的EUV机器便宜一位数。 佳能
    的头像 发表于 02-01 15:42 844次阅读
    佳能预计到2024年出货<b class='flag-5'>纳米</b>压印<b class='flag-5'>光刻</b>机

    佳能推出5nm芯片制造设备,纳米压印技术重塑半导体竞争格局 

    佳能近日表示,计划年内或明年上市使用纳米压印技术光刻设备FPA-1200NZ2C。对比已商业化的EUV光刻技术,虽然
    的头像 发表于 01-31 16:51 1158次阅读

    AD650设计PCB时直接将一整块电路板覆铜,并且将模拟地接在覆铜上会对芯片性能产生影响吗?

    我看技术文档上说要将信号的地直接接到AD650芯片的模拟地管脚上,尤其是Cos电容。 请问如果设计PCB时直接将一整块电路板覆铜,并且将模拟地接在覆铜上会对芯片性能
    发表于 12-18 08:26