0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电将继续采用FinFET晶体管技术,有信心保持良好水平

姚小熊27 来源:与非网 作者:与非网 2020-06-12 17:31 次阅读

据悉,台积电3纳米将继续采取目前的FinFET晶体管技术。

这意味着台积电确认了3纳米工艺并非FinFET技术的瓶颈,甚至还非常有自信能够在相同的FinFET技术下,在3纳米制程里取得水准以上的良率。这也代表着台积电的微缩技术远超过其他的芯片制造商。

当制程下探,电路无可避免的会遭遇到控制的困难,产生如漏电、电压不稳定等的短通道效应(Short-channel Effects)。而为了有效抑制短通道效应,尽可能的增加电路的面积,提高电子流动的稳定性,就是半导体制造业者重要的考量,而鳍式晶体管(FinFET)架构就因此而生。

FinFET运用立体的结构,增加了电路闸极的接触面积,进而让电路更加稳定,同时也达成了半导体制程持续微缩的目标。但这个立体结构的微缩也非无极限,一但走到了更低的制程之后,必定要转采其他的技术,否则摩尔定律就会就此打住。

也因此,三星电子(Samsung)在2019年就宣布,将在3纳米制程世代,改采闸极全环(Gate-All-Around,GAA)的技术,作为他们FinFET之后的接班制程;无独有偶,目前的半导体龙头英特尔Intel),也在不久前宣布,将投入GAA技术的开发,并预计在2023年推出采用GAA制程技术的5纳米芯片

由于世界前两大的半导体厂都相继宣布投入GAA的怀抱,因此更让人笃定,也许3纳米将会是GAA的时代了,因为至3纳米制程,FinFET晶体管就可能面临瓶颈,必须被迫进入下个世代。

唯独台积电,仍将在3纳米世代延续FinFET晶体管的技术。进入3纳米世代,也因此他们不用变动太多的生产工具,也能有较具优势的成本结构。而对客户来说,也将不用有太多的设计变更,也有助于客户降低生产的成本。若最终的产品性能还能与竞争对手平起平坐,那台积电可能又将在3纳米产品世代再胜一筹。

尤其是对客户来说,在先进制程的开发里变更设计,无论是改变设计工具或者是验证和测试的流程,都会是庞大的成本,时间和金钱都是。因此若能维持当前的设计体系,对台积电和客户来说,都会是个双赢局面。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    44

    文章

    5632

    浏览量

    166421
  • FinFET
    +关注

    关注

    12

    文章

    248

    浏览量

    90209
  • LED微缩技术
    +关注

    关注

    0

    文章

    2

    浏览量

    5004
收藏 人收藏

    评论

    相关推荐

    2纳米制程技术细节公布:性能功耗双提升

    在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据
    的头像 发表于 12-19 10:28 127次阅读

    2nm制成细节公布:性能提升15%,功耗降低35%

    12月17日消息,在于旧金山举行的 IEEE 国际电子器件会议 (IEDM) 上,全球晶圆代工巨头公布了其备受瞩目的2纳米(N2)制程技术的更多细节,展示了该
    的头像 发表于 12-18 16:15 90次阅读

    高频晶体管在无线中的应用

    无线技术是现代通信的基石,它依赖于无线电波的传输来实现信息的远距离传递。在这一领域中,高频晶体管扮演着至关重要的角色。 高频晶体管的工作原理 高频
    的头像 发表于 12-03 09:44 164次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 3155次阅读

    晶体管的主要材料哪些

    晶体管的主要材料是半导体材料,这些材料在导电性能上介于导体和绝缘体之间,具有独特的电子结构和性质,使得晶体管能够实现对电流的有效控制。以下详细探讨晶体管的主要材料,包括硅(Si)、锗
    的头像 发表于 08-15 11:32 1375次阅读

    GaN晶体管的应用场景哪些

    GaN(氮化镓)晶体管,特别是GaN HEMT(高电子迁移率晶体管),近年来在多个领域展现出广泛的应用场景。其出色的高频性能、高功率密度、高温稳定性以及低导通电阻等特性,使得GaN晶体管成为电力电子和高频通信等领域的优选器件。以
    的头像 发表于 08-15 11:27 895次阅读

    跨制程整合晶体管架构并引入CFET,发布新一代芯片技术

    张晓强强调,半导体产业的黄金时代已然来临,未来AI芯片的发展几乎99%都依赖于的先进逻辑技术和先进封装技术
    的头像 发表于 05-24 15:09 819次阅读

    英特尔竞购High-NA EUV设备,决定回避

     另一方面,的年度技术论坛正在美国和欧洲如火如荼地进行,备受世人瞩目的是该公司计划在2026年量产A16技术,该
    的头像 发表于 05-20 09:39 429次阅读

    AMD与联手推动先进工艺发展

    展望未来,正通过多个方向推动半导体行业持续发展:包括硅光子学的研发、与DRAM厂商在HBM领域的深度合作以及探索3D堆叠技术应用于
    的头像 发表于 04-29 15:59 356次阅读

    考虑引进CoWoS技术 筹划日本建先进封装产能

     今年年初,总裁魏哲家曾表示,公司计划在今年CoWoS的产量翻倍,并在2025年继续扩大产能。日本已成为
    的头像 发表于 03-18 15:31 1097次阅读

    晶体管放大时,各级电位状态是什么

    级。 在晶体管放大电路中,输入级负责接收输入信号,并将其放大输出给中间级。中间级继续放大信号并将其输出给输出级,最后输出级信号放大到所需的幅值,并输出给负载。 在每个级别的晶体管中,
    的头像 发表于 02-27 16:51 1174次阅读

    ISSCC 2024谈万亿晶体管,3nm导入汽车

    推出更先进封装平台,晶体管可增加到1万亿个。
    的头像 发表于 02-23 10:05 1269次阅读
    ISSCC 2024<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>谈万亿<b class='flag-5'>晶体管</b>,3nm<b class='flag-5'>将</b>导入汽车

    什么方法可以提高晶体管的开关速度呢?

    什么方法可以提高晶体管的开关速度呢? 电子行业一直在寻求提高晶体管速度的方法,以满足高速和高性能计算需求。下面详细介绍几种可以提高晶体管
    的头像 发表于 01-12 11:18 1260次阅读

    如何走向万亿级晶体管之路?

    预计封装技术(CoWoS、InFO、SoIC 等)取得进步,使其能够在 2030 年左右构建封装超过一万亿个
    发表于 12-29 10:35 353次阅读
    如何走向万亿级<b class='flag-5'>晶体管</b>之路?

    :规划1万亿晶体管芯片封装策略

    为达成此目标,公司正加紧推进N2和N2P级别的2nm制造节点研究,并同步发展A14和A10级别的1.4nm加工工艺,预计到2030年可以实现。此外,预计封装技术,如CoWoS、I
    的头像 发表于 12-28 15:20 629次阅读