0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

门级电路低功耗设计优化案例分析

西西 来源:博客园 作者:IC_learner 2020-07-02 16:28 次阅读

(1)门级电路的功耗优化综述

门级电路的功耗优化(Gate Level Power Optimization,简称GLPO)是从已经映射的门级网表开始,对设计进行功耗的优化以满足功耗的约束,同时设计保持其性能,即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路,如下图所示:

门级电路的功耗优化包括了设计总功耗,动态功耗以及漏电功耗的优化。对设计做优化时,优化的优先次序如下:

由此我们可以找到, 优化时,所产生的电路首先要满足设计规则的要求,然后满足延迟(时序)约束的要求,在满足时序性能要求的基础上,进行总功耗的优化,再进行动态功耗的优化和漏电功耗的优化,最后对面积进行优化。

优化时先满足更高级优先权的约束。进行低级优先权约束的优化不能以牺牲更高优先权的约束为代价。功耗的优化不能降低设计的时序。为了有效地进行功耗优化,需要设计中有正的时间冗余(timing slacks)。功耗的减少以时序路径的正时间冗余作为交换,即功耗优化时会减少时序路径上的正的时间冗余。因此,设计中正的时间冗余越多,就越有潜力降低功耗。

通过上面的描述,对门级功耗优化有了一下了解之后,这里先介绍一下静态功耗优化的方法——多阈值电压设计,然后介绍基于EDA工具动态功耗的优化,接着介绍总体功耗的优化;在最后介绍一种常用的门级低功耗的方法——电源门控。电源门控我放在明天发表,今天的内容主要就是围绕静态、动态、总功耗来写。

(2)多阈值电压设计

①多阈值电压设计原理

由于半导体工艺越来越先进,半导体器件的几何尺寸越来越小,器件中的晶体管(门)数越来越多,器件的供电电压越来越低,单元门的阈值电压越来越低。由于单位面积中的单元门越来越多,功耗密度高,器件的功耗大。因此,设计时,我们要对功耗进行优化和管理。在90nm或以下的工艺,静态功耗要占整个设计功耗的20%以上。因此,使用超深亚微米工艺时,除了要降低动态功耗,还要降低静态功耗。在超深亚微米工艺,单元门的阈值电压漏电功耗(静态功耗)有如下图所示的关系:

由图可见,阈值电压Vt以指数关系影响着漏电功耗。阈值电压Vt与漏电功耗和单元门延迟有如下关系:

阈值电压Vt越高的单元,它的漏电功耗越,但门延迟越长,也就是速度

阈值电压Vt越低的单元,它的漏电功耗越,但门延迟越短,也就是速度

我们可以利用多阈值电压工艺库的这种特点,进行漏电功耗的优化,设计静态功耗低性能高的电路。

一般的设计中,一个时序路径组((timing path group)有多条时序路径,延迟最大的路径称为关键路径。根据多阈值电压单元的特点,为了满足时序的要求,关键路径中使用低阈值电压的单元(low Vt cells),以减少单元门的延迟,改善路径的时序。而为了减少静态功耗,在非关键路径中使用高阈值电压的单元(high Vt cells),以降低静态功耗。因此,使用多阈值电压的工艺库,我们可以设计出低静态功耗和高性能的设计。上面的描述如下图所示:

②门级网表/RTL代码的多阈值电压设计

多阈值电压设计可以在门级网表或者RTL代码的时候就进行,也可以在后面布线后进行。门级网表/RTL代码的多阈值电压设计(或者说是静态功耗优化)流程如下所示:

一个对应的示例脚本如下所示:

set target_library "hvt.db svt.db lvt.db"

······

read_verilog mydesign.v

current_design top

source myconstraint.tcl

······

set_max_leakage -power 0mw

compile

······

与以前的脚本不同,设置target_library时,我们用了多个库。上列中,目标库设置为 "hvt.db svt.db lvt.db"脚本中使用set_max_leakage_power命令为电路设置静态功耗的约束。在运行compile命令时,Power Compiler将根据时序和静态功耗的约束,在目标库选择合适的单元,在满足时序约束的前提下,尽量使用Svt或Hvt单元,使优化出的设计性能高,静态功耗低。

PS:如果在Physical Compiler工具(现在我们使用DC的拓扑模式)里做漏电功耗优化时,我们可以保留一点正的时间冗余(positive slack),使电路不会在极限的时序下工作.这些时间冗余量也可被后面其他的优化算法所使用。设置时间冗余的命令如下:

set physopt_power_critical_range 时间量

③布线后的多阈值电压设计

上面是门级网表/RTL代码的多阈值电压设计,下面简单介绍布线后的多阈值电压设计,流程如下图所示:

相应的一个示例脚本如下所示:

set target_library "hvt.db svt.db lvt.db"

read_verilog routed_design.v

current_design top

source top.sdc

······

set_max_leakage -power 0mw

physopt-preserve_footprint -only_power_recovery -post_route-incremental

physopt命令中使用了“-poat_route”的选项,特别用于进行布线后的漏电功耗的优化。优化时,单元的外形名称(footprint)保留下来,原有的布线保持不变。

④多阈值电压设计与多阈值库的报告

进行漏电功耗的优化时,Power Compile将报告如下的漏电优化的信息:

LEAKAGE POWER的列(Column)展出了内部优化的漏电成本值。它和报告出来的漏电功耗可能不一样。我们用“report_power”命令得到功耗的准确的报告。

我们现在来看一下多阈值库。多阈值库定义了两个属性,一个为库属性default_threshold_voltage_group,另一个为单独库单元的属性threshold_voltage_group。然后报告多阈值电压组的命令是:report_threshold_voltage_group.我们可以使用多阈值库的这两个属性,报告出设计中使用多域值库单元的比例,一个示例的脚本如下所示:

set_attr -type stringlvt.db:slowdefault_threshold_voltage_group LVt

set_attr -type string svt.db:slow default_threshold_voltage_group SVt

set_attr -type string hvt.db:slowdefault_threshold_voltage-group HVt

report_threshold_voltage_group

报告得到的结果如下所示:

(3)基于EDA工具的动态功耗优化

前面介绍了静态功耗的优化,下面介绍动态功耗的优化。动态功耗优化通常在做完时序优化后进行。动态功耗优化时,需要提供电路的开关行为,工具根据每个节点的翻转率,来优化整个电路的动态功耗。用compile/physopt命令可以同时对时序和功耗做优化。设置动态功耗的命令为:

set_max_dynamic_power xxmw.(一般设置为0)

动态功耗优化的流程如下所示:

一个对应的示例脚本如下所示:

read_verilog top.v

source constraints.tcl

set target_library "tech.db"

compile

read_saif

set_ max_dynamic_power 0 mw

compile -inc

动态功耗的优化的实现如上面所示。优化过程用了很多技术比如插入缓冲器、相位分配之类的。由于这些都是power compiler在背后自动实现(或者说是进行低功耗优化时工具使用的原理),不需要我们进行设置,因此这里不进行介绍。

(4)总体功耗优化

前面分别介绍了静态功耗和动态功耗的优化方法。我们可以把它们结合在一起,进行整个设计总功耗的优化。总功耗是动态功耗和静态功耗的和,总功耗的优先级比动态功耗和静态功耗高。总功耗优化时,工具尽量减少动态功耗和静态功耗的和。优化时如果减少了漏电功耗增加了动态功耗,但它们的和减少了,优化是有效的。反之亦然。我们可以通过设置开关,使动态功耗优化和静态功耗优化用不同的努力级别(effort levels)和权重(weights)进行优化。

总功耗的优化流程如下图所示:

一个对应的示例脚本如下所示:

read_verilog top.v

source constraints.tcl

set target_library "hvt.db svt.db lvt.db"

······

compile

read_saif

set_max_total_power 0 mw -leakage_weight 30

compile -inc

······

脚本中,target_library设置为多阈值电压的库,用于做静态功耗的优化。读入含有开关行为的saif文件,用于约束动态功耗的优化。在设置总功耗的约束时,我们可以在set_max_total_power命令中使用静态或/和动态功耗权重(weight)的选项,使工具在优化时,偏重于静态或动态功耗。假设P、Pd和Pl分别为总功耗、动态功耗和静态功耗,Wd和Wl分别为动态功耗和静态功耗的权重,则

总功耗P = (Wd*Pd+Wl*P1)/Wd

我们可以在DC或PC中设定只对功耗做优化。这时候,工具仅优化设计的功耗,而不会对更高优先级的约束做任何的优化和修正设计规则DRC违例。但是这种优化也不会使设计的更高优先级约束的性能变差和引起DRC违例。这种优化的优点在于运行时间较短,可用于优化设计的动态功耗、静态功耗和总功耗。在DC和PC中,只能以增量编辑的形式工作。

PC中只对功耗做优化的命令如下:

set_max_total -power 0 mw

physopt -only_power_recovery

DC中只对功耗做优化的命令如下(由于现在PC在DC中,因此下面的脚本更常用):

set compile_power_opto_only true

set_max_leakage_power 0 mw

compile -inc

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶体管
    +关注

    关注

    77

    文章

    9606

    浏览量

    137631
  • 电压设计
    +关注

    关注

    0

    文章

    4

    浏览量

    5757
  • 门级电路
    +关注

    关注

    0

    文章

    15

    浏览量

    1952
收藏 人收藏

    评论

    相关推荐

    低功耗SOC芯片的优势

    性能的同时降低能耗。这对于移动设备尤为重要,因为它们依赖电池供电,且用户对电池寿命有较高要求。 节能技术 :通过使用先进的制程技术、优化电路设计和智能电源管理,低功耗SOC芯片能够显著减少能耗。 动态电压频率调整 (DVFS)
    的头像 发表于 10-31 14:52 234次阅读

    UWB模块的功耗分析

    功耗与模块中使用的芯片、电路设计、封装技术等因素密切相关。合理的硬件设计可以有效降低功耗。 信号处理算法 :不同的信号处理算法会对功耗产生不同的影响。因此,在选择和
    的头像 发表于 10-31 14:10 198次阅读

    国产网表功耗分析EDA大幅提升精度与性能

    功耗分析的精度。) (2024年9月12日,四川成都)英诺达(成都)电子科技有限公司发布了EnFortius®凝锋®
    发表于 09-12 11:22 268次阅读
    国产网表<b class='flag-5'>级</b><b class='flag-5'>功耗</b><b class='flag-5'>分析</b>EDA大幅提升精度与性能

    xWRL6432低功耗雷达-功耗优化技术

    电子发烧友网站提供《xWRL6432低功耗雷达-功耗优化技术.pdf》资料免费下载
    发表于 08-23 09:17 0次下载
    xWRL6432<b class='flag-5'>低功耗</b>雷达-<b class='flag-5'>功耗</b><b class='flag-5'>优化</b>技术

    优化低功耗测量的技巧和窍门

    低功耗测量在许多线路供电和电池供电的应用中变得越来越重要,然而许多工程师和技术人员发现很难精确地进行这些测量。虽然大多数功率测量只是由设备电压和流过设备的电流的数学乘积组成,但良好的低功率测量需要
    的头像 发表于 08-13 10:01 359次阅读
    <b class='flag-5'>优化</b><b class='flag-5'>低功耗</b>测量的技巧和窍门

    具有三态输出的低功耗超可配置多功能数据表

    电子发烧友网站提供《具有三态输出的低功耗超可配置多功能数据表.pdf》资料免费下载
    发表于 05-21 10:39 0次下载
    具有三态输出的<b class='flag-5'>低功耗</b>超可配置多功能<b class='flag-5'>门</b>数据表

    低功耗可配置多功能SN74AUP1G98数据表

    电子发烧友网站提供《低功耗可配置多功能SN74AUP1G98数据表.pdf》资料免费下载
    发表于 05-11 10:52 0次下载
    <b class='flag-5'>低功耗</b>可配置多功能<b class='flag-5'>门</b>SN74AUP1G98数据表

    低功耗双缓冲SN74AUP2G34数据表

    电子发烧友网站提供《低功耗双缓冲SN74AUP2G34数据表.pdf》资料免费下载
    发表于 05-11 10:25 0次下载
    <b class='flag-5'>低功耗</b>双缓冲<b class='flag-5'>门</b>SN74AUP2G34数据表

    低功耗可配置多功能SN74AUP1G57数据表

    电子发烧友网站提供《低功耗可配置多功能SN74AUP1G57数据表.pdf》资料免费下载
    发表于 05-11 10:23 0次下载
    <b class='flag-5'>低功耗</b>可配置多功能<b class='flag-5'>门</b>SN74AUP1G57数据表

    低功耗可配置多功能SN74AUP1G58数据表

    电子发烧友网站提供《低功耗可配置多功能SN74AUP1G58数据表.pdf》资料免费下载
    发表于 05-09 10:32 0次下载
    <b class='flag-5'>低功耗</b>可配置多功能<b class='flag-5'>门</b>SN74AUP1G58数据表

    低功耗双2输入正或SN74AUP2G32数据表

    电子发烧友网站提供《低功耗双2输入正或SN74AUP2G32数据表.pdf》资料免费下载
    发表于 05-07 11:00 0次下载
    <b class='flag-5'>低功耗</b>双2输入正或<b class='flag-5'>门</b>SN74AUP2G32数据表

    低功耗单路双输入正或SN74AUP1G32数据表

    电子发烧友网站提供《低功耗单路双输入正或SN74AUP1G32数据表.pdf》资料免费下载
    发表于 04-29 09:19 0次下载
    <b class='flag-5'>低功耗</b>单路双输入正或<b class='flag-5'>门</b>SN74AUP1G32数据表

    低功耗蓝牙技术的特点 低功耗蓝牙如何实现低功耗

    低功耗蓝牙技术是一种优化的蓝牙技术,专为满足低功耗需求而设计。它通过采用一系列节能措施和技术,实现了更低的功耗消耗,延长了设备的续航时间。
    的头像 发表于 02-07 16:49 1816次阅读

    X态传播在低功耗验证中的作用

    随着科技的发展和智能化设备的普及,我们对于高效能、低功耗的半导体设备需求愈加强烈,对低功耗仿真的需求成指数增长。X态传播分析低功耗仿真的
    的头像 发表于 01-24 09:34 647次阅读
    X态传播在<b class='flag-5'>低功耗</b>验证中的作用

    CareFusion与ADI之间的探讨:优化EEG放大器的性能并降低功耗

    电子发烧友网站提供《CareFusion与ADI之间的探讨:优化EEG放大器的性能并降低功耗.pdf》资料免费下载
    发表于 11-22 10:22 0次下载
    CareFusion与ADI之间的探讨:<b class='flag-5'>优化</b>EEG放大器的性能并降<b class='flag-5'>低功耗</b>