0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCI9054的DMA传输过程可通过几个步骤实现?

lhl545545 来源:维库电子市场网 作者:维库电子市场网 2020-08-12 16:39 次阅读

目前卫星技术已广泛应用于国民生产的各个方面。通讯卫星,气象卫星以及遥感卫星,科学探测卫星等与人们的生活密切相关。卫星所收集的大量数据资料能否及时准确地下传、接收和存储是卫星技术的一个重要方面。其传送过程如图1所示。

PCI9054的DMA传输过程可通过几个步骤实现?

从卫星上高速下传的数据由地面卫星接收站转发为基带信号,通过光缆传送至数据中心,速度可达上百兆波特率,要求系统正确接收,经过同步和预处理,然后存入计算机系统,供数据中心使用。其特点是:数据下传速度高,数据量大,持续时间长,并且要求具有差错控制功能。而本文介绍了为了满足此要求而设计的数据接收和存储系统。

系统设计

数据接收和存储系统主要包括数据接收和预处理,数据传送,数据存储等部分。本文主要介绍CPLD,PCI总线结构,总线控制器PCI9054。其系统组成如图2所示。

基带串行信号由复杂可编程逻辑器件(CPLD)进行串并转换,变为8位数据信号后根据编码方式找到同步帧,并进行预处理,然后传到先入先出存储器FIFO, 在逻辑控制下将数据送入PCI总线控制器PCI9054,由9054采用DMA突发方式传输至内存,再存储到RAID磁盘阵列。

采用复杂可编程逻辑器件(CPLD)可大大减少复杂的控制,通过VHDL语言即可灵活设置控制逻辑。而且随着超大规模集成电路的发展,可编程逻辑器件的发展非常迅速,现已达到数十万门,速度《1ns(管脚之间)。由于高速电路设计中的干扰问题非常严重,因此要尽可能地减少线路设计,所以采用CPLD不仅可满足系统要求的复杂的逻辑关系,而且可大大减少布线干扰,调试和更改也非常方便,是今后逻辑控制的发展方向。在本系统中,CPLD不仅实现串并转换和同步的功能,同时还用以实现数据进入FIFO以及由FIFO传入PCI9054的传输控制逻辑,中断逻辑以及主机对数据传输通道的前端控制。

在总线结构上,由于数据传输速度高,以往的ISA总线不能满足要求(ISA总线最大传输速度5MB/S),必须采用更快的PCI总线结构。PCI总线协议是Intel公司1992年提出的,为满足高速数据输入/输出要求而设计的一种低成本,高性能的局部总线协议。它是一种独立于处理器的总线结构,具有32位或64位的复用的数据地址总线,总线上的设备可以以系统总线的速度在相互之间进行数据传输,或直接访问系统内存,可以达到132MB/s的数据传输速率(64位则性能加倍)。采用PCI接口的设备必须满足PCI接口规范V2.2标准。

PCI 总线结构具有非常明显的优点,但其总线规范十分复杂,要求非常严格的时序关系,接口的设计难度较大。因此,为了减少PCI总线在实际应用中的复杂性,许多公司设计出了专门针对PCI总线接口的控制芯片。PCI9054就是其中比较先进的一种。PCI9054是PLX公司推出的一种33M, 32位PCI接口控制器,可同时支持3.3V和5V两种信号环境,并且具有电源管理功能。其结构框图如图3所示。

PCI9054的DMA传输过程可通过几个步骤实现?

它提供了三种物理总线接口:PCI总线接口,LOCAL总线接口,及串行EPROM接口。

LOCAL总线的数据宽度为32位,时钟频率可达到50MHZ, 并且支持数据预取功能。 9054的LOCAL总线与PCI总线之间数据传输有三种方式:主模式(Direct Master),从模式(Direct Slave),DMA方式。其内部具有两个DMA数据通道,双向数据通路上各有6个FIFO进行数据缓冲,可同时进行高速的数据接收和发送。8个32位Maibox寄存器可为双向数据通路提供消息传送。9054还有2个32位Doorbell寄存器,用来在PCI和Local总线上产生中断。

PCI9054的DMA传输过程可通过几个步骤实现?

用户通过设置其内部寄存器,即可完成各种控制功能。9054内部寄存器的配置信息可以写在一片串行EPROM中,在加电时9054自动加载串行EPROM配置信息,并由PCIBIOS通过PCI总线对配置寄存器读写。9054可方便地与各种存储设备相连接,在本设计中,它与FIFO及EPROM的设计接口如图4所示。在本系统中,数据传输是单方向的,因此只设计PCI9504从FIFO中读数据的情况,只用到与读FIFO有关的信号,如REN,RCLK等。其中的CPLD逻辑关系如下:

REN平时为高电平(无效电平),当ADS#为低(有效),BLAST为高(无效),LW/R为低(有效)时,表明9054开始了一个有效的读数据周期,CPLD产生一个低电平信号REN(有效电平)给FIFO,同时作为Ready信号返回给9054,通知9054设备已准备就绪。此信号持续到ADS#为高(无效)且BLAST为低(有效)时,表明9054已经开始最后一个周期,此时REN信号再次变高电平(无效)。

OE信号与REN信号可同样设置,在读信号允许的同时使能FIFO芯片

本设计中采用了PCI9054的DMA工作方式,在此方式下,9054作为PCI总线的主设备,同时也是Local总线的控制者,通过设置其DMA控制器内部的寄存器即可实现两总线之间的数据传送。表1显示了与DMA传输相关的寄存器在PCI总线上的地址分配:

PCI9054的DMA传输过程可由以下几个步骤实现:

1.设置方式寄存器:设置DMA通道的传输方式,寄存器DMAMODE0或者DMAMODE1的位9:0-表示块传输,1-表示散/聚传输;

2.设置PCI地址寄存器:设置PCI总线侧的地址空间。

3.设置LOCAL地址寄存器:设置LOCAL总线侧的地址空间。

4.设置传输计数寄存器:以字节位单位设置传输数据量。

5.设置描述寄存器:设置DMA传输的方向;在散/聚方式下,位0表示传输参数的加载地址,0-PCI地址,1-Local地址; 位1表示传输链结束,0-未结束,1-结束;位2设置当前块传输结束后中断;位3指示DMA的传输方向,0-从PCI总线到Local总线,1-从Local总线到PCI总线;高28位[31:4]表示传输参数表的地址指针。

6.设置命令/状态寄存器:启动或停止DMA操作,并读此寄存器返回DMA状态 。

PCI9054的DMA传输过程可通过几个步骤实现?

通过PCI9054的DMA传输方式,高速数据可以较容易地实现从PCI接口板上传入计算机,不必考虑PCI总线接口的实现,从而大大简化了设计中的复杂度,加快了设计周期。

结语

随着数字技术的发展,要求的数据传输速率将会越来越高,CPLD技术和PCI总线将会越来越多地应用在数据传输的设计中,PCI9054总线控制器有着较高的性能/价格比,将来的应用将会更加广泛。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5317

    浏览量

    120001
  • 接口
    +关注

    关注

    33

    文章

    8496

    浏览量

    150830
  • 可编程逻辑器件

    关注

    5

    文章

    139

    浏览量

    30295
收藏 人收藏

    评论

    相关推荐

    通过PLX PCI9080桥接芯片实现TMS320C6000扩展总线与PCI总线的接口

    电子发烧友网站提供《通过PLX PCI9080桥接芯片实现TMS320C6000扩展总线与PCI总线的接口.pdf》资料免费下载
    发表于 10-26 10:23 0次下载
    <b class='flag-5'>通过</b>PLX <b class='flag-5'>PCI</b>9080桥接芯片<b class='flag-5'>实现</b>TMS320C6000扩展总线与<b class='flag-5'>PCI</b>总线的接口

    简述DMA控制器的工作过程

    DMA(Direct Memory Access)控制器的工作过程是一个复杂但高效的硬件执行过程,它实现了内存与外设之间直接的数据传输,显著
    的头像 发表于 08-20 10:35 659次阅读

    经验分享 | DMA助力实时控制

    直接存储器访问(DMA,DirectMemoryAccess)的优点·提高系统效率:通过绕过CPU,DMA显著减少了数据传输对CPU资源的占用,使得CPU能够专注于其他计算任务,提升了
    的头像 发表于 07-18 08:18 700次阅读
    经验分享 | <b class='flag-5'>DMA</b>助力实时控制

    can总线的数据传输过程是什么

    CAN总线(Controller Area Network)是一种用于汽车和工业控制系统的通信协议。它具有高可靠性、实时性和灵活性,因此在许多领域得到了广泛应用。本文将详细介绍CAN总线的数据传输过程
    的头像 发表于 06-16 10:18 2353次阅读

    FX3主机通过控制传输向EP0发送数据,这个过程DMA吗?

    主机通过控制传输向 EP0 发送数据,这个过程DMA 吗? 非常感谢!
    发表于 05-29 06:46

    无线模块透明传输原理及过程解析

    透明传输,顾名思义,是指在传输过程中对外界完全透明,不需要关注传输过程以及传输协议,最终目的是要把传输的内容原封不动地传递给接收端,发送和接
    的头像 发表于 04-30 16:58 562次阅读

    如何确保DMA传输过程中的数据都是好的?

    有没有哪位大佬清楚DMA原理的 想请教下,芯片厂是如何确保DMA传输过程中的数据都是OK的 比如传输前后SRAM里面的数据不变,传输出来的数
    发表于 04-12 06:23

    CW32L052单片机支持DMA实现高速数据传输

    CW32L052支持DMA(Direct Memory Access),即直接内存访问,无需CPU干预,实现高速数据传输
    的头像 发表于 02-27 11:36 947次阅读

    Xilinx高性能PCIe DMA控制器IP,8个DMA通道

    基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或
    的头像 发表于 02-22 11:11 1359次阅读
    Xilinx高性能PCIe <b class='flag-5'>DMA</b>控制器IP,8个<b class='flag-5'>DMA</b>通道

    光纤传输信息时的工作过程

    光电转换工作过程如下: 变频器主控芯片将驱动IGBT开关的信息由电信号信号转换成光信号,请问这个转换过程通过什么电路完成的,而且传输驱动信息时是同一相的上下桥臂同时发送的,在发送端是
    发表于 02-03 11:33

    Traveo CYT2B7使用P-DMA连续将ADC的16-bit采样结果传输到内存中,每16-bit的数据传输是否是原子传输

    您好, 我正在使用 Traveo CYT2B7,我想要使用 P-DMA 连续将 ADC 的 16-bit 采样结果传输到内存中,请问每 16-bit 的数据传输是否是原子传输?在 P-
    发表于 02-02 12:36

    dma和通道技术的区别

    DMA(Direct Memory Access)和通道技术是计算机系统中用来优化数据传输和处理的重要技术。尽管它们都与数据传输相关,但它们在实现方法、特点和应用场景等方面存在一些重要
    的头像 发表于 01-04 14:31 2280次阅读

    LPC800前生今世-第九章 直接存储器访问 (DMA)

    信号到总线上,主动地发起和控制数据传输过程,它能够按照程序的配置,在两个从设备之间传输数据。例如在存储器和 I2C 模块之间传输数据,实现 I2C 数据的发送或接收,或从 ADC 读出
    的头像 发表于 12-21 08:55 935次阅读
    LPC800前生今世-第九章 直接存储器访问 (<b class='flag-5'>DMA</b>)

    STM32的DMA的五大问题

    1,DMA控制器的内部结构STM32中的DMA控制器是一种用于在外设和存储器之间传输数据的专用硬件。DMA控制器的内部结构主要包括以下几个
    的头像 发表于 12-10 08:00 1818次阅读
    STM32的<b class='flag-5'>DMA</b>的五大问题

    STM32 DMA传输的问题分析

    用户使用STM32G473RET6芯片,开发环境STM32CubeMX+Keil(LL库)。使用DMA1通道1,在半传输中断和完全传输中断里,拷贝ADC采集的数据。在应用过程中发现
    的头像 发表于 12-01 09:19 2705次阅读
    STM32 <b class='flag-5'>DMA</b><b class='flag-5'>传输</b>的问题分析