0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

北大实现一种基于忆阻器交叉阵列的神经形态优化求解器硬件

如意 来源:北京大学 作者:北京大学 2020-08-17 17:08 次阅读

为了提高效率、合理利用资源,人们无时无刻不在面对着各种优化问题,需要在特定条件约束下寻找最佳的解决方案。这些优化问题广泛存在于科学研究、工程与日常生活中,包括物流的运输、资源的调度、智慧工厂与工程设计等。然而,解决这些复杂优化问题往往需要消耗大量硬件和时间资源,并且容易陷入局部极小值。因此,开发微缩化、高效率、低功耗的优化求解器硬件将为未来终端智能决策提供重要基础,是研究人员亟待解决的难题。

为此,北京大学信息科学技术学院微纳电子学系黄如院士-杨玉超研究员课题组提出并实现了一种基于单个忆阻器交叉阵列的高速、低功耗神经形态优化求解器硬件,通过在反馈网络中引入暂态混沌达到了兼顾寻找最优解以及算法收敛性的双重效果。

北大实现一种基于忆阻器交叉阵列的神经形态优化求解器硬件

基于忆阻器的暂态混沌神经网络用于函数优化与组合优化问题高效求解

忆阻器阵列具有高密度、非易失、能够存储模拟值等特性,是实现优化求解器微缩化的硬件基础,并使得整个优化求解过程高度并行、存算一体,是实现硬件低功耗、高吞吐量的关键。在该研究中,课题组将单个氧化钽忆阻器阵列设计为优化求解器硬件的核心,用以映射通过数学变形的暂态混沌模拟退火神经网络。其中,通过交叉阵列对角线位置的忆阻器有效引入了暂态混沌,并控制网络从混沌到收敛的动力学状态转变,达到混沌模拟退火的目的。研究发现,忆阻器对相同编程脉冲的固有非线性响应为优化求解过程提供了高效的退火策略,可以保证以较高的收敛速度得到最优解。实验结果展示了该求解器硬件在连续函数优化、组合优化等典型优化问题中的优异表现,证明了该硬件在优化问题高效求解中的巨大潜力。

相关成果以“Transiently chaotic simulated annealing based on intrinsic nonlinearity of memristors for efficient solution of optimization problems(基于忆阻器固有非线性的暂态混沌模拟退火用于优化问题高效求解》)”为题,近日在线发表于《科学·进展》(Science Advances6:eaba9901, 2020)。微纳电子学系2017级博士生杨可为第一作者。

以上研究工作得到国家重点研发计划项目、基金委创新群体项目、国家杰出青年科学基金、腾讯基金会、北京智源人工智能研究院等支持。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 神经网络
    +关注

    关注

    42

    文章

    4621

    浏览量

    99476
  • 硬件
    +关注

    关注

    11

    文章

    2989

    浏览量

    65356
  • 忆阻器
    +关注

    关注

    8

    文章

    69

    浏览量

    19612
收藏 人收藏

    评论

    相关推荐

    如何训练和优化神经网络

    神经网络是人工智能领域的重要分支,广泛应用于图像识别、自然语言处理、语音识别等多个领域。然而,要使神经网络在实际应用中取得良好效果,必须进行有效的训练和优化。本文将从神经网络的训练过程
    的头像 发表于 07-01 14:14 107次阅读

    基于助听器开发的一种高效的语音增强神经网络

    受限的微控制单元(microcontroller units,MCU)上,内存和计算能力有限。在这项工作中,我们使用模型压缩技术来弥补这差距。我们在HW上对RNN施加约束,并描述了一种方法来满足它们
    发表于 06-07 11:29

    英特尔研发新型神经形态计算机Hala Point,为AI发展注入新动力

    科学家对神经形态计算机抱有极高期望,因其采用人工神经实现存储与运算功能,避免数据在组件间频繁传输,从而提高能源利用效率。
    的头像 发表于 04-19 15:47 200次阅读

    FPGA在深度学习应用中或将取代GPU

    ,这使其在 AI 应用中面临着些挑战。 Larzul 表示,想要解决这些问题的解决方案便是实现现场可编程门阵列 (FPGA),这也是他们公司的研究领域。FPGA 是一种处理
    发表于 03-21 15:19

    求助,关于跨放大器AD8015的些疑问

    的最大范围为+-350uA,其中+-30uA以内,输出与输入呈线性关系,是吗? 跨增益,差分输出时为20K欧,单端输出时为10K,这个单端输出是指-out直接接地?我差分输出之后接变压转成单端的,这时跨增益应该还是20k
    发表于 11-23 07:18

    基于FPGA的神经振荡器设计及优化

    电子发烧友网站提供《基于FPGA的神经振荡器设计及优化.pdf》资料免费下载
    发表于 11-10 09:39 0次下载
    基于FPGA的<b class='flag-5'>神经</b>振荡器设计及<b class='flag-5'>优化</b>

    在单个器件上实现光电探测和神经形态视觉传感器两种角色的转换

    光电探测器和神经形态视觉传感器作为两种典型的光电子器件,在光信息的感知和处理方面具有重要作用。
    的头像 发表于 11-04 17:21 924次阅读
    在单个器件上<b class='flag-5'>实现</b>光电探测和<b class='flag-5'>神经</b><b class='flag-5'>形态</b>视觉传感器两种角色的转换

    基于FPGA的RBF神经网络的硬件实现

    电子发烧友网站提供《基于FPGA的RBF神经网络的硬件实现.pdf》资料免费下载
    发表于 10-23 10:21 0次下载
    基于FPGA的RBF<b class='flag-5'>神经</b>网络的<b class='flag-5'>硬件</b><b class='flag-5'>实现</b>

    《 AI加速架构设计与实现》+学习和些思考

    ,如有错误还望大佬们指出,我马上改正。 目录和进度 目前阅读到第章,先更新到第章的内容吧 卷积神经网络 运算子系统的设计 储存子系统的设计 架构优化技术 安全与防护
    发表于 09-16 11:11

    《 AI加速架构设计与实现》+第章卷积神经网络观后感

    对应的神经网络有哪些,也看到了自己在k210中用到的FAST RCNN和RestNet18分类网络,需要保证硬件实现和算法致,这样才事半功倍,否则,可能会差别比较大。对于
    发表于 09-11 20:34

    keras内置的7个常用的优化介绍

    为指数衰减的移动平均以丢弃遥远的过去历史。 RMSprop优化通常是训练循环神经网络 RNN 的不错选择。 2.4 Adam(自适应动量估计) Adam是一种自适应学习率
    发表于 08-18 06:32

    Arm Cortex-M3 DesignStart™ FPGA Xilinx版用户指南

    Cortex-M3 DesignStart™现场可编程门阵列-Xilinx版封装提供了一种在Xilinx Vivado设计环境中使用Cortex-M3处理的简单方法。 Cortex-M3处理
    发表于 08-12 07:02