0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

深入浅出,聊聊恒大造车那些事

汽车工程师 来源:汽车工程师 2020-09-02 10:50 次阅读

恒大为什么造车,能不能造好车?这是业界两年来存在的疑问。虽然我们知道疑问不一定是质疑,也可能是关心、好奇、期待,但随着恒驰首期六款车型的发布,恒大造车的决心或许已从“犹抱琵琶半遮面”,变成“彰明较著”。

我此前曾经一路跟进恒大联手四大汽车工程技术龙头企业、购买新能源汽车3.0底盘架构、全球十五大设计师合作、科尼塞克发布等动作,值此恒驰发布六款车型之际,我们深入浅出,聊聊恒大造车那些事。

人见人“哇”第一步:六车齐发

2020年8月3日中午,汽车圈平地一声惊雷,恒大汽车同时发布六款车型。这一消息犹如深水炸弹,就此掀起市场巨浪。其受关注度和引起的讨论,从数据角度来看已连日超过特斯拉十年来的峰值。而对恒驰来说,这只是其第一个真正意义上的“大动作”。

百度搜索指数 特斯拉十年峰值82797,恒驰峰值91015并且持续高扬

这次恒驰共发布六款车型,从恒驰1到恒驰6,覆盖A-D全级别,及轿车、轿跑、SUV、MPV、跨界车等全系列车型。恒驰1作为一款D级轿车,轴距达到3150mm。

恒驰1 纯电超豪华D级轿车

恒驰2 纯电运动豪华B级轿跑

恒驰3 纯电豪华大型C级SUV

关于几款车型的定位介绍网上已有很多,我们就不再赘述。但从产品设计角度来看,许老板真的促成了与15位全球顶级设计师的合作,这些大师也曾设计过宾利欧陆GT、兰博基尼Huracan、法拉利612 GT0等传奇、经典车型。本次亮相的六款车便出自Anders Warming、Michael Robinson、丸山公顾之手。

恒驰4 纯电大7座豪华MPV

驰5 纯电A级SUV

恒驰6 纯电A级跨界SUV

恒大到底为何造车,能否造好车?

恒大为什么要造车,故事要从几年前说起。而纵观造车新势力市场,他们又为什么造车?李斌的蔚来已经上市,车型平均成交价近40万,月销量杀入豪华车型前10榜单。李想现在也很理想,虽然SEV车型夭折,但造车本就是“好事多磨”;理想ONE增程式电动车后来居上,助力理想汽车登录纳斯达克,股价也一路高飘。何小鹏的小鹏汽车双车上阵,P7作为第一款真正意义上的新势力性能车,开始热销。而这三位造车新势力的创始人,此前多多少少都实现了“财富自由”,All in造车或许真的只是梦想。

远在北美的特斯拉或许有别样情怀,火星、飞船、未来科技——马斯克是个没人能琢磨透的人,但电动车市场实实在在的在特斯拉的推动之下正无限扩大。同时,特斯拉的市值一路高飘,近3000亿美金的市值让传统汽车厂商龙头丰田大众都望尘莫及。达到这个成绩,特斯拉主要靠四款车:Model X、Model S、Model 3、Model Y。

而同时推出六款不同车型的恒大(恒大健康HK0708),近日来股价也是居高不下,市值一度突破3000亿港元。高举高打的恒大汽车,用一众造车新势力无法企及的资金实力和投入来大刀阔斧,冲击万亿市值可能只是时间问题……

资金充裕,显然是造车的必要条件。从传统汽车主机厂的路来看,市场占有率、研发投入、车型发布量、品牌知名度、产品质量与口碑、销量等都是他们赖以生存和发展的基石。

即使是保时捷和奔驰宝马,也曾经历过质疑、轻视,更不用说“新兵”恒大。但当时间来到2020年,汽车圈的生存法则已不如当年简单,技术壁垒、专利控制等仍然是制约我国汽车工业发展的重要因素。

而利用“弯道超车”,大力发展新能源汽车就是中国汽车工业发展的其中一条路。“跨界者”恒大,在这个节点利用资金优势购入核心技术和资源,也利用多年的项目整合管理经验来进行汽车领域的创新,则又一次打破了外界的质疑。

许老板为什么造车?他或许有多元化恒大集团的目的,有支持中国汽车工业的想法,有看好新能源汽车市场的前提,又或者还有持续“实业报国”的心。

许老板能不能造好车?如果这是开家五星级酒店,我们可以认定的是作为厨子的恒驰已经获得了最大的门店流量、最好的食材供应、最优秀的打荷师傅等等,而在这个前提下,恒驰的出品怎么会不值得我们去期待和关注呢?

恒大恐怕不是市场鲶鱼,而是鲨鱼

去年,我在跟进恒大动态时曾经分析恒大造车闯入的是红海还是蓝海。传统车市确实早已是枪林弹雨,血流成河,惨不忍睹。在疫情的袭击下,整体车市仍不乐观,红海一如既往硝烟弥漫。

但接近一年后我们再看新能源汽车市场,这片海这片天依旧是东风吹战鼓擂。特斯拉一直被评论为是新能源汽车市场的“鲶鱼”,在特斯拉的搅动之下传统车企加快建设步伐,造车新势力也迅速优胜劣汰持续进化。不同于特斯拉,有强大实力资金做后盾的恒驰,日后或将成为新能源汽车市场乃至整个汽车市场的“鲨鱼”。

随着首期六款车型的发布,我们也大可抱以开放的态度,看看恒大产品实车将给我们带来怎么样的持续感官。毕竟对于新事物的诞生来说,最可怕的永远不是质疑,最大的敌人,永远是自己。

就在这两天,恒大位于上海、广州的汽车生产基地也首度曝光。有几个亮点:
1、两大基地进入安装调试状态了,用了2545台机器人,全面达产后能做到每分钟生产1辆车。
2、用的配备都是顶贵的:德国舒勒、德国库卡和日本发那科、德国杜尔。
3、“三到五年内把恒大汽车打造成为世界规模最大、实力最强的新能源汽车集团”,恒大这个目标没有变。

恒驰,能重塑新能源汽车产业格局吗?这六款车最后会有怎么样的产品和市场表现?恒大后续还会推出什么重磅车型?我们不知道,但未来值得期待。

加电,我们边走边看。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新能源汽车
    +关注

    关注

    141

    文章

    10562

    浏览量

    99674
  • 汽车工业
    +关注

    关注

    2

    文章

    117

    浏览量

    29902

原文标题:深度|恒大为什么造车,能不能造好车?

文章出处:【微信号:e700_org,微信公众号:汽车工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    深居AutoCAD二次开发

    深居AutoCAD二次开发,net版
    发表于 01-06 14:12 0次下载

    深入浅出RISC-V调试

    一、JTAG简介 目前RISC-V官方支持的调试方式是JTAG(Joint Test Action Group),而ARM支持的调试方式有JTAG和SWD(Serial Wire Debug)这两种。 JTAG是一种国际标准的调试方式(IEEE1149.1),而SWD是ARM开发的。标准JTAG采用四线方式,分别是TCK、TMS、TDI和TDO,有一个可选的TRST引脚。 ● TCK:测试时钟输入。 ● TMS:测试模式选择。 ● TDI:测试数据输入。 ● TDO:测试数据输出。 在调试时需要用到一个工具,比如JLink或者CMSIS-DAP,对于这个工具,在这里称为JTAG主机(JTAG host),而嵌入在芯片内部的JTAG称为JTAG从机(JTAG slave),需要注意的是上面这些信号的输入输出方向是对于JTAG从机来说的。下文中如无特别说明,JTAG都是指JTAG从机。 一个JTAG主机可以同时对多个JTAG从机进行调试,这通过JTAG扫描链(JTAG Scan Chain)完成,如图1所示。 图1 一个JTAG主机连接多个JTAG从机 JTAG内部有一个TAP(Test Access Port)控制器(或者说状态机),通过TCK和TMS信号来改变状态机的状态。这个状态机的核心是两路SCAN,分别是IR SCAN和DR SCAN,TAP状态机如图2所示。 图2 TAP状态机 箭头上的0或1表示的是TMS信号的电平。JTAG在每一个TCK信号的上升沿采样TMS信号和TDI信号,决定状态机的状态是否发生变化,在每一个TCK信号的下降沿输出TDO信号。可以看到,无论TAP目前处于哪一个状态,只要TMS保持高电平并持续5个TCK时钟,则TAP一定会回到Test-Logic-Reset状态。 JTAG内部有一个IR(instruction register)寄存器和多个DR(data register)寄存器,IR寄存器决定要访问的是哪一个DR寄存器。DR寄存器有IDCODE、BYPASS等。在Test-Logic-Reset状态下IR寄存器默认选择的是IDCODE这个DR寄存器。 JTAG主机通过IR SCAN设置IR寄存器的值,然后通过DR SCAN来读、写相应的DR寄存器。 二、RISC-V调试Spec 调试模块在CPU芯片设计里是最为不起眼的,但又是最为复杂的模块之一,大部分开源的处理器IP都没有调试模块。 下面的内容基于RISC-V debug spec 0.13版本。 目前RISC-V的官方调试上位机是openocd,调试工具可以是JLink或者CMSIS-DAP,RISC-V调试系统框架如图3所示。 图3 RISC-V调试系统框架 可以看到主要分为3个部分,分别是Debug Host,可以理解为PC;Debug Hardware,可以理解为JLink或者CMSIS-DAP这样的调试工具;第三部分就是嵌入在芯片内部的调试模块。在调试模块内部,与调试工具直接交互的是DTM模块,DTM模块通过DMI接口与DM模块交互。 1>DTM模块 在DTM模块里实现了一个TAP控制器(状态机),其中IR寄存器的长度最少为5位,当TAP控制器复位时,IR的值默认为5\'b00001,即选择的是IDCODE寄存器。DTM模块的寄存器(DR寄存器)定义如图4所示。 图4 DTM寄存器 其中红色框起来的寄存器是必须要实现的。下面简单介绍一下这几个寄存器。 ① IDCODE寄存器(0x01) 当TAP状态机复位时,IR寄存器的值默认为0x01,即选择的是IDCODE寄存器。IDCODE寄存器的每一位含义如图5所示。IDCODE是只读寄存器。 图5 IDCODE寄存器 ● Version:只读,版本号,可为任意值。 ● PartNumber:只读,可为任意值。 ● Manufld:只读,厂商号,遵循JEP106标准分配,实际中可为任意值,只要不与已分配的厂商号冲突即可。 ② DTM控制和状态寄存器(dtmcs,0x10) dtmcs寄存器的每一位含义如图6所示。 图6 dtmcs寄存器 ● dmihardreset:DTM模块硬复位,写1有效。 ● dmireset:清除出错,写1有效。 ● idle:只读,JTAG 主机在Run-Test-Idle状态停留的时钟周期数,0表示不需要进入Run-Test-Idle状态,1表示进入Run-Test-Idle状态后可以马上进入下一个状态,以此类推。 ● dmistat:只读,上一次操作的状态。0表示无出错,1或者2表示操作出错,3表示操作还未完成。 ● abits:只读,dmi寄存器中address域的大小(位数)。 ● version:只读,实现所对应的spec版本,0表示0.11版本,1表示0.13版本。 ③ DM模块接口访问寄存器(dmi,0x11) dmi寄存器的每一位含义如图7所示。 图7 dmi寄存器 ● address:可读可写,DM寄存器的长度(位数)。 ● data:可读可写,往DM寄存器读、写的数据,固定为32位。 ● op:可读可写,读或者写这个域时有不同的含义。当写这个域时,写0表示忽略address和data的值,相当于nop操作;写1表示从address指定的寄存器读数据;写2表示把data的数据写到address指定的寄存器。写3为保留值。当读这个域时,0表示上一个操作正确完成;1为保留值;2表示上一个操作失败,这个状态是会被记住的,因此需要往dtmcs寄存器的dmireset域写1才能清除这个状态。3表示上一个操作还未完成。 在Update-DR状态时,DTM开始执行op指定的操作。在Capture-DR状态时,DTM更新data域。 ④ BYPASS寄存器(0x1f) 只读,长度为1,值固定为0。 2>DM模块 从图3可知,DM模块访问RISC-V Core有两种方式,一种是通过abstract command,另一种是通过system bus。abstract command方式是必须要实现的,system bus的方式是可选的。 DM模块的寄存器都为32位,定义如图8所示。 图8 DM寄存器 下面介绍一下红色框起来这几个重要的寄存器。 ① data寄存器(data0-data11,0x04-0x0f) 这12个寄存器是用于abstract command的数据寄存器,长度为32位,可读可写。 ② DM控制寄存器(dmcontrol,0x10) dmcontrol寄存器的每一位含义如图9所示。 图9 dmcontrol寄存器 ● haltreq:只写,写1表示halt(暂停)当前hart(hart表示CPU核,存在多核的情况)。 ● resumereq:只能写1,写1表示resume(恢复)当前hart,即go。 ● hartreset:可读可写,写1表示复位DM模块,写0表示撤销复位,这是一个可选的位。 ● ackhavereset:只能写1,写1表示清除当前hart的havereset状态。 ● hasel:可读可写,0表示当前只有一个已经被选择了的hart,1表示当前可能有多个已经被选择了的hart。 ● hartsello:可读可写,当前选择的hart的低10位。1位表示一个hart。 ● hartselhi:可读可写,当前选择的hart的高10位。1位表示一个hart。如果只有一个hart,那么hasel的值为0,hartsello的值为1,hartselhi的值为0。 ● setresethaltreq:只能写1,写1表示当前选择的hart复位后处于harted状态。 ● clrresethaltreq:只能写1,写1表示清除setresethaltreq的值。 ● ndmreset:可读可写,写1表示复位整个系统,写0表示撤销复位。 ● dmactive:可读可写,写0表示复位DM模块,写1表示让DM模块正常工作。正常调试时,此位必须为1。 ③ DM状态寄存器(dmstatus,0x11) dmstatus寄存器是一个只读寄存器,每一位含义如图10所示。 图10 dmstatus寄存器 ● impebreak:1表示执行完progbuf的指令后自动插入一条ebreak指令,这样就可以节省一个progbuf。当progbufsize的值为1时,此值必须为1。 ● allhavereset:1表示当前选择的hart已经复位。 ● anyhavereset:1表示当前选择的hart至少有一个已经复位。 ● allresumeack:1表示当前选择的所有hart已经应答上一次的resume请求。 ● anyresumeack:1表示当前选择的hart至少有一个已经应答上一次的resume请求。 ● allnonexistent:1表示当前选择的hart不存在于当前平台。 ● anynonexistent:1表示至少有一个选择了的hart不存在于当前平台。 ● allunavail:1表示当前选择的hart都不可用。 ● anyunavail:1表示至少有一个选择了的hart不可用。 ● allrunning:1表示当前选择的hart都处于running状态。 ● anyrunning:1表示至少有一个选择了的hart处于running状态。 ● allhalted:1表示当前选择的hart都处于halted状态。 ● anyhalted:1表示至少有一个选择了的hart处于halted状态。 ● authenticated:0表示使用DM模块之前需要进行认证,1表示已经通过认证。 ● authbusy:0表示可以进行正常的认证,1表示认证处于忙状态。 ● hasresethaltreq:1表示DM模块支持复位后处于halted状态,0表示不支持。 ● confstrptrvalid:1表示confstrptr0~3寄存器保存了配置字符串的地址。 ● version:0表示DM模块不存在,1表示DM模块的版本为0.11,2表示DM模块的版本为0.13。 ④ abstract控制和状态寄存器(abstractcs,0x16) abstractcs寄存器定义如图11所示。 图11 abstractcs寄存器 ● progbufsize:只读,program buffer的个数,取值范围为0~16,每一个的大小为32位。 ● busy:只读,1表示abstract命令正在执行,当写command寄存器后该位应该马上被置位直到命令执行完成。 ● cmderr:可读、只能写1,cmderr的值仅当busy位为0时有效。0表示无错误,1表示正在操作command、abstractcs、data或者progbuf寄存器,2表示不支持当前命令,3表示执行命令时出现异常,4表示由于当前hart不可用,或者不是处于halted/running状态而不能被执行,5表示由于总线出错(对齐、访问大小、超时)导致的错误,7表示其他错误。写1清零cmderr。 ● datacount:只读,所实现的data寄存器的个数。 ⑤ abstract命令寄存器(command,0x17) 当写这个寄存器时,相应的操作就会被执行。command寄存器只能写,定义如图12所示。 图12 command寄存器 ● cmdtype:只写,命令类型,0为表示访问寄存器,1表示快速访问,2表示访问内存。 ● control:只写,不同的命令类型有不同的含义,说明如下。 当cmdtype为0时,control定义如图13所示。 图13 访问寄存器 ● cmdtype:值为0。 ● aarsize:2表示访问寄存器的最低32位,3表示访问寄存器的最低64位,4表示访问寄存器的最低128位。如果大于实际寄存器的大小则此次访问是失败的。 ● aarpostincrement:1表示成功访问寄存器后自动增加regno的值。 ● postexec:1表示执行progbuf里的内容(指令)。 ● transfer:0表示不执行write指定的操作,1表示执行write指定的操作。 ● write:0表示从指定的寄存器拷贝数据到arg0指定的data寄存器。1表示从arg0指定的data寄存器拷贝数据到指定的寄存器。 ● regno:要访问的寄存器。 综上,可知: Ⅰ. 当write=0,transfer=1时,从regno指定的寄存器拷贝数据到arg0对应的data寄存器。 Ⅱ. 当write=1,transfer=1时,从arg0对应的data寄存器拷贝数据到regno指定的寄存器。 Ⅲ. 当aarpostincrement=1时,将regno的值加1。 Ⅳ. 当postexec=1时,执行progbuf寄存器里的指令。 arg对应的data寄存器如图14所示。 图14 arg对应的data寄存器 即当访问的寄存器位数为32位时,arg0对应data0寄存器,arg1对应data1寄存器,arg2对应data2寄存器。 当cmdtype为1时,control定义如图15所示。 图15 快速访问 ● cmdtyte:值为1。 此命令会执行以下操作: 1)halt住当前hart。 2)执行progbuf寄存器里的指令。 3)resume当前hart。 当cmdtype为2时,control定义如图16所示。 图16 访问内存 ● cmdtype:值为2。 ● aamvirtual:0表示访问的是物理地址,1表示访问的是虚拟地址。 ● aamsize:0表示访问内存的低8位,1表示访问内存的低16位,2表示访问内存的低32位,3表示访问内存的低64位,4表示访问内存的低128位。 ● aampostincrement:1表示访问成功后,将arg1对应的data寄存器的值加上aamsize对应的字节数。 ● write:0表示从arg1指定的地址拷贝数据到arg0指定的data寄存器,1表示从arg0指定的data寄存器拷贝数据到arg1指定的地址。 ● target-specific:保留。 综上,可知: Ⅰ. 当write=0时,从arg1指定的地址拷贝数据到arg0指定的data寄存器。 Ⅱ. 当write=1时,从arg0指定的data寄存器拷贝数据到arg1指定的地址。 Ⅲ. 当aampostincrement=1时,增加arg1对应的data寄存器的值。 ⑥ 系统总线访问控制和状态寄存器(sbcs,0x38) sbcs寄存器定义如图17所示。 图17 sbcs寄存器 ● sbversion:只读,0表示system bus是2018.1.1之前的版本,1表示当前debug spec的版本,即0.13版本。 ● sbbusyerror:只读,写1清零,当debugger要进行system bus访问操作时,如果上一次的system bus访问还在进行中,此时会置位该位。 ● sbbusy:只读,1表示system bus正在忙。在进行system bus访问前必须确保该位为0。 ● sbreadonaddr:可读可写,1表示每次往sbaddress0寄存器写数据时,将会自动触发system bus从新的地址读取数据。 ● sbaccess:可读可写,访问的数据宽度,0表示8位,1表示16位,2表示32位,3表示64位,4表示128位。 ● sbautoincrement:可读可写,1表示每次system bus访问后自动将sbaddress的值加上sbaccess的大小(字节)。 ● sbreadondata:可读可写,1表示每次从sbdata0寄存器读数据后将自动触发system bus从新的地址读取数据。 ● sberror:可读,写1清零,0表示无错误,1表示超时,2表示访问地址错误,3表示地址对齐错误,4表示访问大小错误,7表示其他错误。 ● sbasize:只读,system bus地址宽度(位数),0表示不支持system bus访问。 ● sbaccess128:只读,1表示system bus支持128位访问。 ● sbaccess64:只读,1表示system bus支持64位访问。 ● sbaccess32:只读,1表示system bus支持32位访问。 ● sbaccess16:只读,1表示system bus支持16位访问。 ● sbaccess8:只读,1表示system bus支持8位访问。 ⑦ 系统总线地址0寄存器(sbaddress0,0x39) 可读可写,如果sbcs寄存器中的sbasize的值为0,那么此寄存器可以不用实现。 当写该寄存器时,会执行以下流程: Ⅰ. 设置sbcs.sbbusy的值为1。 Ⅱ. 从新的sbaddress地址读取数据。 Ⅲ. 如果读取成功并且sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 设置sbcs.sbbusy的值为0。 ⑧ 系统总线数据0寄存器(sbdata0,0x3c) 可读可写,如果sbcs寄存器中的所有sbaccessxx的值都为0,那么此寄存器可以不用实现。 当写该寄存器时,会执行以下流程: Ⅰ. 设置sbcs.sbbusy的值为1。 Ⅱ. 将sbdata的值写到sbaddress指定的地址。 Ⅲ. 如果写成功并且sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 设置sbcs.sbbusy的值为0。 当读该寄存器时,会执行以下流程: Ⅰ. 准备返回读取的数据。 Ⅱ. 设置sbcs.sbbusy的值为1。 Ⅲ. 如果sbcs.sbautoincrement的值为1,则增加sbaddress的值。 Ⅳ. 如果sbcs.sbreadondata的值为1,则开始下一次读操作。 Ⅴ. 设置sbcs.sbbusy的值为0。 三、RISC-V调试上位机分析 RISC-V官方支持的调试器上位机是openocd。openocd是地表最强大(没有之一)的开源调试上位机,支持各种target(ARM(M、A系列)、FPGA、RISC-V等),支持各种调试器(Jlink、CMSIS-DAP、FTDI等),支持JTAG和SWD接口。 这里不打算详细分析整个openocd的实现,只是重点关注针对RISC-V平台的初始化、读写寄存器和读写内存这几个流程。 1>openocd启动过程 openocd启动时需要通过-f参数制定一个cfg文件,比如: openocd.exe -f riscv.cfg riscv.cfg文件的内容如下: adapter_khz1000 reset_config srst_only adapter_nsrst_assert_width 100 interface cmsis-dap transport select jtag set _CHIPNAME riscv jtag newtap $_CHIPNAME cpu -irlen 5 -expected-id 0x1e200a6d set _TARGETNAME $_CHIPNAME.cpu target create $_TARGETNAME riscv -chain-position $_TARGETNAME ■ 第一行设置TCK的时钟为1000KHz。 ■ 第二行表示不支持通过TRST引脚复位,只支持TMS为高电平并持续5个TCK时钟这种方式的复位。 ■ 第三行是复位持续的延时。 ■ 第四行指定调试器为CMSIS-DAP。 ■ 第五行指定调试接口为JTAG。 ■ 第六行指定调试的target类型为riscv。 ■ 第七行指定生成一个IR寄存器长度为5位、IDCODE为0x1e200a6d的JTAG TAP。 ■ 第八、九行指定生成一个riscv target。 openocd启动时的主要流程如图18所示。 图18 openocd启动流程 下面重点关注一下examine target这个流程。 这里的target是指riscv,对于riscv,首先会读取dtmcontrol这个寄存器,因为openocd支持0.11和0.13版本的DTM,通过这个寄存器可以知道当前调试的DTM是哪一个版本。这里选择0.13版本来分析。通过读取dtmcontrol,还可以知道idle、abits这些参数。接下来会将dmcontrol这个寄存器的dmactive域写0后再写1来复位DM模块。接下来再读取dmstatus,判断version域是否为2。接下来还会读取sbcs和abstractcs寄存器,最后就是初始化每一个hart的寄存器。 2>read register过程 读寄存器时,先构建command寄存器的内容,首先将cmdtype的值设为0,aarsize的值设为2(寄存器的宽度为32位),transfer的值设为1,regno的值设为要读的寄存器的number,其他值设为0,然后写到command寄存器里。然后一直读取abstractcs寄存器,直到abstractcs寄存器的busy位为0或者超时。然后再判断abstractcs寄存器的cmderr的值是否为0,如果不为0则表示此次读取寄存器失败,如果为0则继续读取data0寄存器,这样就可以得到想要读的寄存器的值。 3>write register过程 写寄存器时,先将需要写的值写到data0寄存器,然后构建command寄存器的内容,首先将cmdtype的值设为0,aarsize的值设为2(寄存器的宽度为32位),transfer的值设为1,write的值设为1,regno的值设为要写的寄存器的number,其他值设为0,然后写到command寄存器里。然后一直读取abstractcs寄存器,直到abstractcs寄存器的busy位为0或者超时。然后再判断abstractcs寄存器的cmderr的值是否为0,如果不为0则表示此次写寄存器失败,如果为0则表示写寄存器成功。 4>read memory过程 如果progbufsize的值大于等于2,则会优先使用通过执行指令的方式来读取内存。这里不分析这种方式,而是分析使用system bus的方式。通过前面的分析可知,system bus有两个版本V0和V1,这里以V1版本来说明。 先将sbcs寄存器的sbreadonaddr的值设为1,sbaccess的值设为2(32位),然后将要读内存的地址写入sbaddress0寄存器。接着读sbdata0寄存器,最后读sbcs寄存器,如果其中的sbbusy、sberror和sbbusyerror都为0,则从sbdata0读取到的内容就是要读的内存的值。 5>write memory过程 和read memory类似,同样以V1版本来说明。 先将要写的内存地址写到sbaddress0寄存器,然后将要写的数据写到data0寄存器,最后读sbcs寄存器,如果其中的sbbusy、sberror和sbbusyerror都为0,则此次写内存成功。 四、RISC-V JTAG的实现 通过在STM32F103C8T6上实现(模拟)RISC-V调试标准,进一步加深对RISC-V JTAG调试的理解。 使用STM32的四个GPIO作为JTAG信号的四根线,其中TCK所在的引脚设为外部中断,即上升沿和下降沿触发方式,实现了可以通过openocd以RISC-V的调试标准来访问STM32的寄存器和内存。程序流程如图19所示。 图19 JTAG实现的程序流程 五、参考资料 1、在STM32上模拟RISC-V JTAG的实现:stm32_riscv_jtag_slave 2、一个从零开始写的易懂的RISC-V处理器核:tinyriscv
    发表于 11-28 22:00

    京准时钟科普:关于北斗卫星同步时钟的那些

    京准时钟科普:关于北斗卫星同步时钟的那些
    的头像 发表于 10-29 09:28 315次阅读
    京准时钟科普:关于北斗卫星同步时钟的<b class='flag-5'>那些</b><b class='flag-5'>事</b>?

    深入浅出系列之代码可读性

    原创声明:该文章是个人在项目中亲历后的经验总结和分享,如有搬运需求请注明出处。 这是“深入浅出系列”文章的第一篇,主要记录和分享程序设计的一些思想和方法论,如果读者觉得所有受用,还请“一键三连
    的头像 发表于 08-09 16:00 271次阅读

    芯片设计流片、验证、成本的那些

    前言我们聊聊芯片设计、流片、验证、制造、成本的那些;流片对于芯片设计来说就是参加一次大考。流片的重要性就在于能够检验芯片设计是否成功,是芯片制造的关键环节,也就是将设计好的方案交给芯片制造厂生产
    的头像 发表于 08-09 08:11 2011次阅读
    芯片设计流片、验证、成本的<b class='flag-5'>那些</b><b class='flag-5'>事</b>

    华为究竟成没成功,这个责任谁来担?

    华为,一种很新的方式。
    的头像 发表于 06-20 11:16 274次阅读

    深入浅出谈TDR阻抗测试

    Chrent为什么要测阻抗?计算机、通信系统、视频系统和网络系统等领域的数字系统开发人员正面临着越来越快的时钟频率和数据速率,随之,信号完整性变得越来越重要。在当前的高工作速率下,影响信号上升时间、脉宽、时序、抖动或噪声内容的任何事物都会影响整个系统的性能和可靠性。为保证信号完整性,必须了解和控制信号经过的传输环境的阻抗。阻抗不匹配和不连续会导致反射,增加系
    的头像 发表于 06-06 08:28 5989次阅读
    <b class='flag-5'>深入浅出</b>谈TDR阻抗测试

    深入浅出带你搞懂-MOSFET栅极电阻

    一、MOSFET简介MOSFET是金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管,属于电压控制电流型元件,是开关电路中的基本元件,其栅极(G极)内阻极高。以N沟道增强型为例,其结构为在一块浓度较低的P型硅上扩散两个浓度较高的N型区作为漏极和源极,半导体表面覆盖二氧化硅绝缘层并引出一个电极作为栅极。由于mos管本身的
    的头像 发表于 05-09 08:10 2.3w次阅读
    <b class='flag-5'>深入浅出</b>带你搞懂-MOSFET栅极电阻

    【换道赛车:新能源汽车的中国道路 | 阅读体验】一本书带你看企大佬几十年的经验总结

    ,还是对行业未来的展望和突破方向,都极具前瞻性和洞见性,有些甚至已经被历史验证。最难得的是本书虽然行文逻辑严谨,但语言并不艰涩,深入浅出地讲清了新能源汽车的困境和革新过程,对于想要迅速了解新能源汽车发展历史和行业概况的门外汉来说,读起来也毫不吃力。
    发表于 03-08 17:31

    怎么理解负频率呢?射频人眼中的负频率

    说实话,我对负频率这个概念,也是有点凌乱。不过,最近不是正在看“深入浅出通信原理”嘛,看了一些相关概念。
    的头像 发表于 03-05 16:10 3302次阅读
    怎么理解负频率呢?射频人眼中的负频率

    深入浅出理解三极管

    原文来自原创书籍《硬件设计指南 从器件认知到手机基带设计》: 本小节介绍下三极管的特性,清晰易懂,使用通俗的水流模型加强对三极管的原理记忆,一定比课堂上讲的要形象的多,各位同学要学会类比的方法来加深记忆(比如在介绍相对论中引力扭曲时空的概念时,国外科学家们就用生活中的漩涡,或者在弹性膜中间的重球,来类比星体引力对时空的影响,这样会大大简化我们学习、理解和记忆的过程,这种学习方法被称为类比学习法)。 我们
    的头像 发表于 02-23 08:41 707次阅读
    <b class='flag-5'>深入浅出</b>理解三极管

    谈谈协程的那些事儿

    随着异步编程的发展以及各种并发框架的普及,协程作为一种异步编程规范在各类语言中地位逐步提高。我们不单单会在自己的程序中使用协程,各类框架如fastapi,aiohttp等也都是基于异步以及协程进行实现。那到底什么是协程?协程是怎么发展来的呢?本文将会对这些问题做一个深入浅出的介绍。
    的头像 发表于 01-26 11:36 1124次阅读
    谈谈协程的<b class='flag-5'>那些</b>事儿

    【年度精选】2023年度top5榜单——电机控制资料

    读懂PID控制算法(抛弃公式,从原理上真正理解PID控制) 作者:ben111 下载量:360 推荐理由: 这篇资料从原理上深入浅出地解释了PID控制算法,让读者真正理解其核心思想。摒弃了复杂
    发表于 01-16 14:34

    深入浅出Yolov3和Yolov4

    Yolov3是目标检测Yolo系列非常非常经典的算法,不过很多同学拿到Yolov3或者Yolov4的cfg文件时,并不知道如何直观的可视化查看网络结构。
    的头像 发表于 01-11 10:42 804次阅读
    <b class='flag-5'>深入浅出</b>Yolov3和Yolov4

    深入浅出理解PagedAttention CUDA实现

    vLLM 中,LLM 推理的 prefill 阶段 attention 计算使用第三方库 xformers 的优化实现,decoding 阶段 attention 计算则使用项目编译 CUDA 代码实现。
    的头像 发表于 01-09 11:43 1916次阅读
    <b class='flag-5'>深入浅出</b>理解PagedAttention CUDA实现