0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何通过虚拟制造提高7nm良率

lPCU_elecfans 来源:泛林集团 作者:泛林集团 2020-09-04 17:39 次阅读

通过失效分类、良率预测和工艺窗口优化实现良率预测和提升 器件的良率在很大程度上依赖于适当的工艺规格设定和对制造环节的误差控制,在单元尺寸更小的先进节点上就更是如此。过去为了识别和防止工艺失效,必须要通过大量晶圆的制造和测试来收集数据,然后对采集到的数据进行相关性分析,整个过程费时且昂贵。如今半导体虚拟制造工具(例如SEMulator3D)的出现改变了这一现状,让我们可以在“虚拟”环境下完成以上实验。甚至在硅材料中进行工艺实验之前,虚拟制造就可以用于了解工艺之间的相互影响和工艺步骤灵敏度以实现最大化良率。本文将通过一个简单示例来演示如何通过虚拟制造来提升7nm节点特定结构的良率,其中使用到的技术包括失效分类、良率预测和工艺窗口优化。

良率提升与失效分类

A.失效分类定义 边缘定位误差是导致后段制程良率损失的主要失效模式[1]。下面用简单实例说明,假设M1由金属A(MA)和金属B(MB)组成【通常由LELE(光刻-刻蚀-光刻-刻蚀),或自对准双重图形化技术(SADP)工艺产生】,而接触孔(VC)被设计连接到MB。 金属关键尺寸CD(或SADP工艺中的心轴CD)或VC CD或金属至VC的套准精度存在工艺误差,会引起因通孔和金属层之间产生边缘定位误差而导致的良率损失。 如下失效分类分别对应不同的CD和套准误差组合(见图1):

高接触电阻(HR):VC和MB接触面积过小

VC-MA漏电(VML):VC至MA的距离过小

MA-MB漏电(MML):MA至MB的距离过小

VC-MB开路(VMO):VC未接触MB,两者之间没有重叠

VC-MA短路(VMS):VC接触MA,两者之间有部分重叠

图1. 分类图示(a)合格,(b)HR,(c)VML,(d)MML,(e)VMO,(f)VMS B.结构构建与校准,以及失效模式生成与识别 为了演示如何通过虚拟制造提高良率,现构建一个7nm的 VC和M1工艺。在生成并校准虚拟工艺结构之后,执行一系列虚拟量测步骤。图2展示了在虚拟结构上相应的测量位置,根据测量结果,可以将当前失效纳入相应的失效分类。

图2 虚拟测量(结构检索)(a)VA-MA最小接触面积,(b)VA-MB最小距离,(c)MA-MB最小距离,(d)VB-MB最大接触面积 基于特定的规格和规则,可以根据测量结果自动实现失效模式分类。 C.良率预测和失效模式排行 在实际的制造过程中,心轴/通孔 CD和套准精度等工艺参数被控制在以目标值为中心一定宽度的范围内分布。通过SEMulator3D可自动执行实验设计(DOE)并生成和收集由用户定义的平均值和范围宽度/标准差。根据收集的数据和预先设定的良率规则,即可计算出合格率或良率(即在特定输入条件下,通过合格次数与检验总次数的比率)。用户还可以根据生成的测量结果与失效规则做对比,对失效进行自定义分类。 我们首先确定了MCD(心轴CD)、VCD(通孔CD)、SPT(侧墙厚度)和MVO(轴心-VCX轴方向套准精度)的均值移动范围及其分布宽度,之后执行实验设计,用蒙特卡洛模拟方法执行3000次虚拟实验测试。图3(a, b)为四种不同输入条件下的失效类别汇总条形图和良率汇总表,通过这些图表可以看出特定输入条件下发生各种失效的概率大小并由此判断出各类失效模式对良率的影响。

图3. 特定MCD/ VCD/ MVO条件下的良率情况。(a)失效模式条形图,(b)良率汇总 D.工艺窗口优化 在工艺开发过程中,开展上述分析可能会引发一系列其他问题,例如预测所得的良率是否合理?是否可通过调整规格均值获得更高的良率?放宽工艺分布宽度要求的同时能否保持良率?如果无法达到满意的良率结果,是否可以通过收紧分布宽度以达到目标良率,以及收紧程度如何?要回答上述问题就要用到SEMulator3D中的工艺窗口优化(PWO)功能。该功能可以自动搜索具有固定分布宽度的均值组合,然后再根据所收集的数据得出最高良率(合格率)的最佳工艺窗口。 表1 所示为工艺参数优化前,优化后,优化后+收紧SPT厚度条件下的良率及其对应的工艺窗口。通过该表可以看出,只需优化工艺规格均值即可将良率从48.4%提高至96.6%,接下来只需进一步收紧SPT分布宽度值即可获得99%的目标良率。

表1.不同输入条件下的良率汇总表

结论

本文探讨了如何通过虚拟制造提高良率。文中实例采用了因边缘定位误差导致VC-M1良率损失的7nm 6T SRAM模型,采用的技术包括结构构建、模型校准、虚拟量测、失效分类、良率预测和工艺窗口优化。分析结果表明通过工艺窗口优化功能和收紧规格要求可以将良率从48.4%提高到99.0%。可以看出,虚拟制造可广泛应用于各种良率提升研究,而这些研究的结果将推动半导体工艺和技术的发展。 作者:泛林集团


原文标题:如何识别和防止7nm工艺失效

文章出处:【微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 7nm
    7nm
    +关注

    关注

    0

    文章

    267

    浏览量

    35289

原文标题:如何识别和防止7nm工艺失效

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    晶圆制造限制因素简述(1)

    。累积等于这个单独电路的简单累积fab计算。请注意,即使有非常高的单个站点,随着晶圆
    的头像 发表于 10-09 09:50 346次阅读
    晶圆<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素简述(1)

    浅谈影响晶圆分选的因素(2)

    在晶圆制造率部分讨论的工艺变化会影响晶圆分选。在制造区域,通过抽样检查和测量技术检测工艺变
    的头像 发表于 10-09 09:45 320次阅读
    浅谈影响晶圆分选<b class='flag-5'>良</b><b class='flag-5'>率</b>的因素(2)

    所谓的7nm芯片上没有一个图形是7nm

    本身做过深入解释和探讨当然,关于国产7nm工艺技术的具体来源细节,我其实了解也不多,也不方便公开讨论。但至少我觉得有必要写些文字给非半导体制造行业的人士讲解一下,一
    的头像 发表于 10-08 17:12 163次阅读
    所谓的<b class='flag-5'>7nm</b>芯片上没有一个图形是<b class='flag-5'>7nm</b>的

    广立微INF-AI助力格科微产品提升

    AI技术在半导体设计、制造和优化等方面的应用日益深入。在设计阶段,AI可以通过机器学习算法,提高芯片性能和能效。在制造过程中,AI用于预测和检测缺陷,优化生产流程,快速提升
    的头像 发表于 07-27 10:37 667次阅读
    广立微INF-AI助力格科微产品<b class='flag-5'>良</b><b class='flag-5'>率</b>提升

    半导体工艺之生产力和工艺

    晶圆实际被加工的时间可以以天为单位来衡量。但由于在工艺站点的排队以及由于工艺问题导致的临时减速,晶圆通常在制造区域停留数周。晶圆等待的时间越长,增加了污染的机会,这会降低晶圆分选。向准时制
    的头像 发表于 07-01 11:18 684次阅读
    半导体工艺之生产力和工艺<b class='flag-5'>良</b><b class='flag-5'>率</b>

    三星3nm芯片低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,其最新的Exynos 2500芯片在3nm工艺上的生产持续低迷,目前仍低于20%,远低于行业通常要求的60%量产标准。这一情况引发了业界对三
    的头像 发表于 06-24 18:22 1430次阅读

    传三星电子12nm级DRAM内存不足五成

    近日,据韩国媒体报道,三星在其1b nm(即12nm级)DRAM内存生产过程中遇到了不足的挑战。目前,该制程的
    的头像 发表于 06-12 10:53 571次阅读

    存内计算——助力实现28nm等效7nm功效

    可重构芯片尝试在芯片内布设可编程的计算资源,根据计算任务的数据流特点,动态构造出最适合的计算架构,国内团队设计并在12nm工艺下制造的CGRA芯片,已经在标准测试集上实现了和7nm的GPU基本相
    的头像 发表于 05-17 15:03 1642次阅读
    存内计算——助力实现28<b class='flag-5'>nm</b>等效<b class='flag-5'>7nm</b>功效

    2024年全球与中国7nm智能座舱芯片行业总体规模、主要企业国内外市场占有及排名

    市场分析、供应链分析、主要企业情况、市场份额、并购、扩张等 如果您有兴趣查阅详情和报价,请薇❤: chenyu-youly确认。 报告摘要 本文侧重研究全球7nm智能座舱芯片总体规模及主要厂商占有
    发表于 03-16 14:52

    品学习在高制造业中缺陷检测的应用

    电子制造行业正逐步迈向高度“数智化”时代,越来越多的企业开始采用AI机器视觉技术进行缺陷检测和品质管控。由于良品率极高,在大量正常的产品中,收集缺陷样本既耗时又低效。而模拟制造缺陷品也绝非易事,产品
    的头像 发表于 01-26 08:25 626次阅读
    <b class='flag-5'>良</b>品学习在高<b class='flag-5'>良</b><b class='flag-5'>率</b><b class='flag-5'>制造</b>业中缺陷检测的应用

    一文详解芯片的7nm工艺

    芯片的7nm工艺我们经常能听到,但是7nm是否真的意味着芯片的尺寸只有7nm呢?让我们一起来看看吧!
    的头像 发表于 12-07 11:45 5047次阅读
    一文详解芯片的<b class='flag-5'>7nm</b>工艺

    产能利用率低迷,传台积电7nm将降价10%!

    早在今年10月的法说会上,台积电总裁魏哲家就曾被外资当面询问7nm产能利用率不断下滑的问题,台积电7nm在总营收当中的占比持续滑落,从第二季度的23%降至了第三季度17%,相比去年同期的26%更是下跌了近10个百分点。
    的头像 发表于 12-04 17:16 810次阅读

    台积电7nm制程降幅约为5%至10%

    据供应链消息透露,台积电计划真正降低其7nm制程的价格,降幅约为5%至10%。这一举措的主要目的是缓解7nm制程产能利用率下滑的压力。
    的头像 发表于 12-01 16:46 833次阅读

    索尼持续推出虚拟制作解决方案

    索尼持续支持影视创作者在虚拟制作环境中工作,随着产品阵容和创新工具的不断扩大,虚拟制作已被广泛应用于广告片和电影制作中。
    的头像 发表于 11-29 10:17 550次阅读

    以工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口

    以工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口
    的头像 发表于 11-23 09:04 396次阅读
    以工艺窗口建模探索路径:使用<b class='flag-5'>虚拟制造</b>评估先进DRAM电容器图形化的工艺窗口