0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Samsung Foundry推出第一款采用FinFET晶体管结构的14nm工艺芯片

lhl545545 来源:芯智讯 作者:浪客剑 2020-09-14 15:18 次阅读

毫无疑问,台积电目前是晶圆代工市场的老大,其最新的5nm工艺已经量产,并且独家拿下了苹果A14处理器的订单。不过,近两年三星也在不断的发力晶圆代工业务,不仅投入大笔资金建设先进的晶圆厂,同时也在工艺制程上加速的追赶。虽然,目前三星在市场份额上与台积电有着很大的差距,但是技术上的差距正在缩小。去年,台积电的创始人张忠谋在接受媒体采访时也表示,“台积电跟三星的战争绝对还没结束,我们只是赢了一两场battle(战役),整个war(战争)还没有赢。”

在2020世界人工智能大会期间的“万物智联·芯火燎原”人工智能芯片创新主题论坛上,三星电子高级副总裁Moonsoo Kang介绍了三星Foundry是如何通过提供最佳的Silicon(硅)解决方案来帮助AI芯片实现的。同时,他也介绍了三星Foundry在晶圆代工领域的概况及最新的进展。

▲Moonsoo Kang是Samsung Foundry市场战略团队负责人,负责与工艺技术、设计IP和封装解决方案有关的Samsung Foundry的战略规划和路线图

众所周知,近年来人工智能技术发展迅猛,而对于人工智能来说,算力是极为重要的关键因素之一。而对于人工智能计算来说,最开始的载体是通用型CPU,因为其相对于AI计算来说,非常的灵活。但是随着AI对于算力要求的越来越高,GPU开始成为了AI训练的首选计算架构,因为其相比CPU来说,更加的高效。而现在,相比GPU更加高效的定制型AI芯片开始逐渐成为了AI计算架构的首选。

目前,CPU仍占据当今数据中心AI推理(Inference)应用市场的主导地位,同时在数据中心AI训练应用市场,GPU则占据着主导地位。但是,根据研究机构的数据显示,预计到到2025年,定制型AI芯片将占据数据中心AI推理应用市场40%的份额,在数据中心AI训练应用市场,AI芯片的份额将达到50%。

半导体芯片领域,我们可以看到的另一个趋势则是,高端制程的逻辑工艺变得越来越昂贵,先进工艺的硅片制造成本越来越高,这也使得先进技术节点的芯片设计成本也随之迅速增加。此外,并非采用先进的工艺,所有SoC内部的模块都能以相同的方式体验高级技术节点的好处。基于此,将传统的SoC芯片分解成分为多个小芯片(Chiplet),每个小芯片可以根据不同的需求选择不同的制程工艺,然后通过先进的封装技术将其封装在一起,这将使得芯片变得更加的高效和经济。

基于这两大趋势,Samsung Foundry也针对性的提供了相应的工艺、IP和封装技术来助力AI行业。

Moonsoo Kang首先介绍了Samsung Foundry在开发硅片先进制程技术方面的历史。比如,在行业中率先在32/28nm工艺上引进了High-K金属栅极技术;随后又在Foundry行业中领先推出第一款采用FinFET晶体管结构的14nm工艺芯片;第一款基于EUV光罩技术的量产7nm芯片;三星还全球率先在3nm技术中引入全环栅极晶体管技术(Gate-all-around transistor,简称GAA)。

Moonsoo Kang表示,硅晶体管多年其就已从平面(Planar)演变到立体的FinFET,来实现更好的面积和电压减缩,现在为了进一步改善并克服FinFET的短通道效应,Samsung Foundry引入了全环栅极的新型晶体管架构(GAA),借助这项新技术,可以进一步降低晶体管的工作电压,从而实现更节能的计算,这对于AI应用至关重要。同样,对于GAA器件,器件宽度会随着纳米片(Nano sheet)通道的垂直堆叠的增加而增加,因此可以实现性能提升的同时,而不会造成面积损失。这项技术可较小的硅片面积中实现更低的能耗和更多的计算能力,作为差别化的技术开发。

根据三星此前公布的数据显示,三星电子已经成功攻克了3nm和1nm工艺所使用的GAA工艺技术,其将在2021年推出基于3nm GAA工艺,相比现有的7nm工艺来说,可实现芯片面积减少45%,功耗降低50%或性能提高35%,预计将于2022年开启大规模量产。

此外,三星还拥有特殊工艺技术来提供差别化的解决方案。比如开发了28nm FD-SOI工艺,并提供了嵌入式非易失性存储器解决方案,包括eFlash和eMRAM。并且三星还正在18nm节点上开发第二代FD-SOI技术。此外,三星还在FD-SOI工艺上提供eNVM解决方案,以实现最终的低功耗应用。

“我们的FD-SOI技术为节能解决方案提供了平台,并且,借助嵌入式非易失性存储器(如eFlash和eMRAM),有可能实现模拟类型的内存计算,与传统的基于数字逻辑的计算架构相比,其功耗更低、面积更小、处理速度更快。”Moonsoo Kang介绍到。

但是,仅仅依靠先进的靠硅制程技术并不一定能提供出色的芯片,要制造出具有竞争力的芯片,还需要其他优秀的设计IP组合。

对此,Samsung Foundry提供了全套的设计IP来支持AI和HPC应用以及移动应用,比如,各种内存接口IP(例如HBM2/2e,GDDR6,DDR5/4和LPDDR5/4)、最高速度可达112G的Serdes IP、高速接口(例如PCIe,MIPIUSB)、Die-to-die接口串行和并行类型。

Moonsoo Kang表示,这些IP并非都是由我们的IP合作伙伴或Samsung Foundry内部开发,并经过所有测试和硅验证的。

此外,封装技术也是Samsung Foundry的技术解决方案的一部分。正如前面提到的,随着异构整合、Chiplet的发展,先进封装技术正成为推动芯片产业发展的关键技术。Samsung Foundry提供并继续开发各种针对AI产品优化的封装解决方案。

比如,可提供使用硅片和RDL中介层(interposer)连接逻辑和高带宽存储器,或逻辑和逻辑芯片的2.5D水平方向集成解决方案。该2.5D集成解决方案可从4个HBM集成进一步扩展到6和多于8个HBM集成。此外,Samsung Foundry还提供3D-TSV芯片堆叠集成解决方案,其中一个芯片位于另一个芯片的顶部,以实现极高的带宽。随着焊盘间距小至10um,3D集成解决方案将进一步扩展到晶圆对晶圆键合和芯片对晶圆技术。

对于AI芯片来说,性能尤为重要,但是功耗也是一个关键,尤其是对于耗电量巨大的数据中心类型的AI芯片而言。因此需要提供优秀的电源完整性(PI)解决方案。

随着计算能力的提高,开关噪声或功率纹波成为关键问题,作为一种解决方案,晶体管附近的高密度硅电容器可以减少电源噪声并提高PI。Samsung Foundry提供了各种电容器解决方案来帮助增强PI,具有高电容密度的集成堆栈电容器(Integrated Stack Capacitor)可以集成在硅片中介层内部或作为分立芯片。集成的堆栈电容器可以显著改善输电网络的峰值阻抗和电压降(如下图片所示)。还提Samsung Foundry供MIM(金属绝缘体金属)电容器和EPS(嵌入式无源基板),以进一步增强电源完整性。

以上,我们介绍了Samsung Foundry的硅工艺技术,设计IP和封装技术,但是,这些技术组件不只是作为离散组件提供,它们是一个完整且客户友好的生态系统,简称为SAFE(Samsung Advanced Foundry Ecosystem),可提供“一站式”解决方案。

Moonsoo Kang表示,百度的昆仑AI芯片就是采用了三星SAFE平台,成功开发了出了同类最佳的AI芯片,该产品采用了Samsung Foundry的14nm逻辑工艺,SAFE可靠的IP解决方案和设计方法和HBM一起构建在2.5D硅片中介层PKG。

根据此前的资料显示,百度昆仑AI芯片基于三星14nm工艺,支持PCIE 4.0*8,内建HBM内存、512GB/s内存带宽,性能高达260TOPS,功耗仅150W。去年下半年百度昆仑AI芯片就已成功流片,目前已经成功量产,并应用于百度的智能云业务。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    453

    文章

    50301

    浏览量

    421428
  • AI
    AI
    +关注

    关注

    87

    文章

    29928

    浏览量

    268244
  • 人工智能
    +关注

    关注

    1791

    文章

    46738

    浏览量

    237317
收藏 人收藏

    评论

    相关推荐

    CMOS晶体管的尺寸规则

    CMOS晶体管尺寸规则是个复杂且关键的设计领域,它涉及到多个方面的考量,包括晶体管的性能、功耗、面积利用率以及制造工艺等。以下将从CMOS晶体管
    的头像 发表于 09-13 14:10 1049次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMO
    的头像 发表于 09-13 14:10 1871次阅读

    GaN晶体管的命名、类型和结构

    电子发烧友网站提供《GaN晶体管的命名、类型和结构.pdf》资料免费下载
    发表于 09-12 10:01 0次下载
    GaN<b class='flag-5'>晶体管</b>的命名、类型和<b class='flag-5'>结构</b>

    GaN晶体管的基本结构和性能优势

    GaN(氮化镓)晶体管,特别是GaN HEMT(高电子迁移率晶体管),是近年来在电力电子和高频通信领域受到广泛关注的种新型功率器件。其结构复杂而精细,融合了多种材料和
    的头像 发表于 08-15 11:01 858次阅读

    芯片晶体管的深度和宽度有关系吗

    直接决定了晶体管的几何结构,还深刻影响着晶体管的电学性能、功耗、可靠性以及整体芯片的性能表现。 二、晶体管的基本
    的头像 发表于 07-18 17:23 563次阅读

    什么是光电晶体管?光电晶体管的工作原理和结构

    技术制成,具有比常规晶体管更大的集电极和基极区域。光电晶体管可以具有由种材料(如硅)制成的同质结结构,也可以具有由不同材料制成的异质结结构
    的头像 发表于 07-01 18:13 1652次阅读
    什么是光电<b class='flag-5'>晶体管</b>?光电<b class='flag-5'>晶体管</b>的工作原理和<b class='flag-5'>结构</b>

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管
    的头像 发表于 07-01 17:45 1914次阅读
    PNP<b class='flag-5'>晶体管</b>符号和<b class='flag-5'>结构</b> <b class='flag-5'>晶体管</b>测试仪电路图

    合科泰推出一款采用SOT-23封装的数字晶体管MMUN2214

    数字晶体管是带电阻的晶体管,有的在基极上串联只电阻R1,有的在基极与发射极之间还并联只电阻R2,电阻R1与电阻R2可按多种方式搭配。
    的头像 发表于 03-08 10:49 603次阅读

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两个或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种
    的头像 发表于 02-27 15:50 4657次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    全球第一款女性AI超轻薄本a豆14 Air将在今晚20点正式发布

    华硕官方宣布,作为全球第一款女性AI超轻薄本,a豆14 Air将在今晚20点正式发布。
    的头像 发表于 02-19 16:42 882次阅读

    晶体管有何不同

    在经历了近十年和五个主要节点以及系列半节点之后,半导体制造业将开始从 FinFET过渡到3nm技术节点上的全栅堆叠纳米片晶体管架构。 相对于Fin
    的头像 发表于 12-26 15:15 405次阅读
    下<b class='flag-5'>一</b>代<b class='flag-5'>晶体管</b>有何不同

    晶体管是怎么做得越来越小的?

    FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。如下图所示:那么从20nm开始到3nm晶体管
    的头像 发表于 12-19 16:29 606次阅读
    <b class='flag-5'>晶体管</b>是怎么做得越来越小的?

    键解锁!晶体管结构工艺发展历程

    键解锁!晶体管结构工艺发展历程
    的头像 发表于 12-07 09:48 679次阅读
    <b class='flag-5'>一</b>键解锁!<b class='flag-5'>晶体管</b><b class='flag-5'>结构</b><b class='flag-5'>工艺</b>发展历程

    探讨晶体管尺寸缩小的原理

    从平面晶体管结构(Planar)到立体的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。
    发表于 12-02 14:04 1045次阅读
    探讨<b class='flag-5'>晶体管</b>尺寸缩小的原理

    [半导体前端工艺第一篇] 计算机、晶体管的问世与半导体

    [半导体前端工艺第一篇] 计算机、晶体管的问世与半导体
    的头像 发表于 11-29 16:24 526次阅读
    [半导体前端<b class='flag-5'>工艺</b>:<b class='flag-5'>第一</b>篇] 计算机、<b class='flag-5'>晶体管</b>的问世与半导体