0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

在高速PCB设计中消除串扰的方法与讨论

PCB设计 2020-09-16 22:59 次阅读

串扰是高速PCB设计人员存在的基础之一。市场需要越来越小和更快的电路板,但是两条平行走线或导体放置在一起的距离越近,一条走线上产生的电磁场干扰另一条走线的机会就越大。

在本文中,我们将介绍串扰是什么,以及如何在高速设计中分析,模拟和消除串扰。

什么是串扰?

串扰是由走线之间有害的电磁耦合引起的干扰。具有移动电荷的导体将始终产生一些电磁场。增大信号速度会增加其在相邻信号上引起耦合的可能性。让我们仔细看看电磁耦合的两个组成部分。

电感/磁耦合

电流流过诸如PCB走线之类的导体时,会产生磁场。当该场通过相邻导体时,它会通过法拉第第二感应定律感应出电动势或电压。这被称为磁耦合或电感耦合,如果感应电压足以破坏经历电感耦合的走线信号,则可能会出现问题。

电容/电耦合

除磁场外,流经PCB走线的电流还会产生相应的电场。当来自一条迹线的电场与相邻的平行迹线接触时,会产生一个电容器。当两条线路电容耦合时,一条线路上的信号有可能在另一条线路上引起串扰,从而导致噪声和信号完整性下降。这种现象也称为寄生电容。

避免串扰的PCB最佳实践

因此,既然您对串扰背后的物理原理有所了解,那么如何在PCB设计中防止串扰呢?消除串扰的关键是,尽管串扰无处不在,但它是并行信号线之间的最大串扰。

消除串扰的最好方法是通过将返回路径与地面紧密耦合到高速信号来利用导致其产生的并行性。由于返回路径的大小相等但方向相反,因此磁场相互抵消并减少了串扰。

确保信号完整性的另一种方法是使用差分信号,其中两条大小相等但极性相反的电压线用于创建单个高速数据信号。由于实际数据信号被视为接收器上两条电压线之间的电压差,并且由于电磁噪声趋于同等地影响两条线,因此即使在存在外部噪声的情况下,信号本身仍然可以感知。

以下是用于减少串扰的PCB布线技巧的快速摘要:

l减少允许两条线并行运行的长度。

l确保尽可能有可靠的返回路径。

l在适当的地方使用差分信令。

l使用带有过孔接地的保护线。

l尽可能将高速信号(尤其是时钟信号)与其他走线隔离。

l使相邻层中的迹线彼此垂直。

使用EDA软件执行串扰分析

即使您了解了高速PCB设计中可能导致串扰的情况,也可能很难跟踪所有可能导致电容性和电感性耦合的变量。值得庆幸的是,EDA工具已经发展为使高速PCB的设计更易于管理。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    394

    文章

    4711

    浏览量

    86978
  • PCB布线
    +关注

    关注

    21

    文章

    463

    浏览量

    42215
  • 线路板设计
    +关注

    关注

    0

    文章

    55

    浏览量

    8105
  • 华秋DFM
    +关注

    关注

    20

    文章

    3495

    浏览量

    4860
收藏 人收藏

    相关推荐

    PCB设计距离一样时,你们知道电路板两对过孔怎么摆最小吗?

    的文章,例如(链接《过孔的设计孔径是真的很重要,但高速先生也是真的不关心》)描述了单对过孔自身的设计对性能的影响。那我们这篇文章就来讲讲如何做好两个过孔之间的PCB
    发表于 02-26 09:40

    ADC电路的怎么解决?

    ,ADC是SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号有,表现为某一路信号悬空之后,相邻的那一路信号上就会出现噪声。将采样的时间延长也无法
    发表于 01-07 06:15

    深度解析:PCB高速信号传输的阻抗匹配与信号完整性

    一站式PCBA智造厂家今天为大家PCB设计什么是高速信号?PCB设计为什么高频会出现信号失真。
    的头像 发表于 12-30 09:41 306次阅读

    高速PCB设计EMI防控手册:九大关键步骤详解

    的关注。据统计,几乎60%的EMI问题都可以通过优化高速PCB设计来解决。本文将详细介绍高速PCB设计解决EMI问题的九大规则,帮助工程师们
    的头像 发表于 12-24 10:08 246次阅读

    博眼球还是真本事?参考平面不完整信号反而好

    PCB走线的也是除了我们关心的损耗之外信号质量重要的影响因素,的原理以往的文章
    发表于 11-11 17:27

    博眼球还是真本事?参考平面不完整信号反而好

    改善的设计方法据说有两种:很多人知道的方法:信号线之间通过“包地”改善……几乎只有
    的头像 发表于 11-11 17:26 322次阅读
    博眼球还是真本事?参考平面不完整信号<b class='flag-5'>串</b><b class='flag-5'>扰</b>反而好

    高速PCB设计指南

    如今,可以认为大多数PCB存在某种类型的信号完整性问题的风险,这种问题通常与高速数字设计相关。高速PCB设计和布局专注于创建不易受信号完整性、电源完整性和EMI/EMC问题影响的电路板
    的头像 发表于 10-18 14:06 1066次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>PCB设计</b>指南

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,PCB画板公司,PCB设计公司,迅安通科技公司介绍

    专业PCB设计,高速PCB设计,PCB设计外包, PCB Layout,PCB Design,
    发表于 10-13 15:48

    高频电路设计问题

    高频电路的精密布局,信号线的近距离平行布线往往成为引发“”现象的潜在因素。,这一术语
    的头像 发表于 09-25 16:04 411次阅读

    信号的介绍

    信号(Crosstalk)是指在信号传输过程,一条信号线上的信号对相邻信号线产生的干扰,这种干扰是由于电磁场耦合或直接电容、电感耦合引起的。根据耦合类型和位置的不同,信号
    的头像 发表于 09-12 08:08 1700次阅读
    信号的<b class='flag-5'>串</b><b class='flag-5'>扰</b>介绍

    缓解ADC存储器方法

    电子发烧友网站提供《缓解ADC存储器方法.pdf》资料免费下载
    发表于 09-06 10:15 0次下载
    缓解ADC存储器<b class='flag-5'>串</b><b class='flag-5'>扰</b>的<b class='flag-5'>方法</b>

    精益思维PCB设计的应用实践

    精益思维,源自丰田生产方式,强调“消除浪费,创造价值”。PCB设计,这意味着通过优化流程、减少冗余、提高自动化水平等手段,实现设计周期缩短、成本降低、质量提升的目标。精益思维不仅关
    的头像 发表于 08-28 09:53 297次阅读

    PCB设计的常见问题有哪些?

    一站式PCBA智造厂家今天为大家讲讲PCB设计的常见问题有哪些?PCB设计布局时容易出现的五大常见问题。电子产品的开发过程
    的头像 发表于 05-23 09:13 1055次阅读
    <b class='flag-5'>PCB设计</b><b class='flag-5'>中</b>的常见问题有哪些?

    多层pcb设计如何过孔的原理

    一站式PCBA智造厂家今天为大家讲讲如何实现多层PCB的过孔?多层pcb设计过孔的方法现代电子行业,多层
    的头像 发表于 04-15 11:14 1144次阅读

    嵌入式开发引起的原因是什么?

    电路布线常会有的风险,最后简单说明几个减小串方法,常见增大走线间距、使两导体的有风险
    发表于 03-07 09:30 1921次阅读
    嵌入式开发<b class='flag-5'>中</b>引起<b class='flag-5'>串</b><b class='flag-5'>扰</b>的原因是什么?