降低PCB设计中EMI的技术

电磁干扰（EMI）是电磁能，它通过辐射或感应干扰电子设备中的信号。从收音机上的静电到手机靠近音频设备时听到的嗡嗡声，电磁干扰一直在我们身边。

要产生EMI，您所需要的只是能量和天线。电子设备基本上是充满电磁能的电路板。您所需要的只是跨能量源的偶极子，并且您的天线可以辐射EMI。此外，由于EMI辐射会影响我们周围世界中的关键电子设备，例如飞机上的设备，因此在产品投放市场之前，您必须通过EMI / EMC法规和标准。让我们深入探讨可用于降低PCB设计中EMI的常用技术。

接地

在许多方面，接地层都是抵御EMI产生的那种噪声的第一道防线，因为电路至少需要浮地才能工作。用教科书中的水类比法，如果电路中的电流像是一系列水管中的水，则接地层就像是一大盆水。当水倒入盆地时，会形成波纹。这些涟漪很容易被大盆地吸收，但是如果盆地较小，它们会停留更长的时间并在水池壁周围反弹。

在PCB中，接地层在那里提供0伏参考线到电源接地端子，用于电路的返回路径。但是，与盆地不同，制造“波纹”时会产生噪声，偶极子会形成，整个电路板会变成天线。这就是为什么接地层（PCB中的铜箔层）要占据电路板尽可能多的横截面的原因。要降低整个板上的EMI，就要从有效利用接地层开始。减少地面电磁干扰的一些常见最佳做法包括：

l使用多层板。地平面太小？添加另一层可以为您提供更多关于如何处理板上高速走线的选择。差分对产生串扰？将它们放在降低噪音的内层中。

l小心使用分开的接地层。如果要分开接地层，请确保有充分的理由，例如分开模拟和数字接地以避免噪声耦合，因为分开的接地层可以充当缝隙天线并辐射。

l仅在单个点连接分离的接地平面。您拥有的公共接地连接越多，创建的环路就越多，您的设计将辐射出更多的EMI。

l将旁路或去耦电容器连接至接地层。如果您的设计中有这些，则可以通过将它们接地来减少返回电流路径，从而减小环路的尺寸，从而减小辐射。只是要确保不要在电源层和无关的接地层之间连接旁路电容器，否则会引起电容性耦合。

走线布局

迹线是电路板上的导电路径，在电路处于活动状态时会包含流动的电子，这意味着它们只是弯曲或与创建全辐射天线交叉。

跟踪布局的常见最佳做法包括：

l避免锐角直角弯曲。电容在45°角区域增加，从而改变了特性阻抗并导致反射。圆角直角可以缓解这种情况。

l将信号分开。将高速走线（例如时钟信号）与低速信号分开，模拟信号与数字信号分开。

l使返回路径短。

l差分走线的走线应尽可能靠近。这增加了耦合系数，使受影响的噪声进入共模，这对于差分输入级来说问题较少。

l明智地使用过孔。通孔是必需的，因为它们使您可以在布线时利用电路板上的多层。设计人员必须意识到，他们在混频中增加了自己的电感和电容效应，并且由于特性阻抗的变化会产生反射。

l避免在差分走线中使用过孔。如有必要，请使用两个通孔共享的椭圆形抗焊盘，以减少寄生电容。

组件安排

电子元器件是电子电路的基础。注意每个组件的EMI影响可导致更好的PCB设计。组件布局的最佳做法包括：

l将模拟电路与数字电路分开。与走线一样，AC和DC电路应分开放置，以避免串扰和其他问题。屏蔽，利用多层优势以及使用单独的接地都是可行的选择。

l隔离高速组件。组件越快越小，EMI越大。通过屏蔽和滤波来缓解CPU和GPU中高频时钟的自然EMI效应。

EMI屏蔽

某些组件将不可避免地产生EMI，这是可以的。我们可以用法拉第笼将它们屏蔽，这是一种由导电材料制成的外壳，其厚度足以阻挡RF波。尽管理想的法拉第笼应该是没有开口的导电外壳，但实际上我们使用的是由金属或导电泡沫制成的盒子（称为垫圈）。

降低下一个PCB设计中的EMI

在板上布置走线和过孔的方式中意外地创建天线太容易了。再加上对更高时钟速度的不断增长的需求，您开始意识到为什么降低EMI比以往任何时候都更为重要。准备好将这些EMI降低技巧中的一些技巧融入您的下一个设计中了吗？