0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SDRAM15年简史

ss 来源:宇芯电子 作者:宇芯电子 2020-09-19 11:16 次阅读

几乎每个人都知道,生产的大部分DRAM最终都将用在台式机和笔记本电脑中。实际上生产的所有DRAM中约有90%用于计算机,而剩下的10%作为方形钉敲入圆孔中。越来越多的SoC设计需要某种形式的外部存储器的接口。现代化的DDR2 SDRAM具有供电安全性,高存储容量,低成本和合理的通道带宽的特性,但具有笨拙的接口和复杂的控制器问题。

结合内部DRAM阵列产生的独特命令结构,SoC设计人员面临着将现代DRAM接口纳入其设计的艰巨任务。

SDRAM的简要历史

在过去的15年中,商品DRAM的发展使接口峰值带宽增加了2000%以上。尽管没有人能够改变物理学的基本原理并对基本随机行访问的延迟进行类似的改进,但引脚带宽的增加和突发数据的访问能力已帮助缩小了与典型处理器之间的差距。对更快的内存带宽的无限满足。在此期间,联合电子设备工程委员会(JEDEC)委员会称为JC42,一直是商品DRAM行业标准的主要温床。

1993年底,JEDEC发布了原始的SDRAM标准,该标准最终被称为PC100 SDRAM标准。将SDRAM的时序参数推向实际极限,导致PC133 SDRAM将通道频率提高到133MHz。

到1990年代后期,JEDEC已经有了坚实的DRAM路线图。从1996年开始到2000年6月结束,JEDEC制定了DDR(双倍数据速率)SDRAM规范(JESD79)。为了对需要更高带宽的系统进行重大改进,DDR SDRAM对PC100和PC133 SDRAM进行了重大改进,包括双边沿时钟(又称双倍数据速率或DDR时钟),源同步数据选通,SSTL_2低压信号传输和内部延迟锁定环(DLL)。DDR2 SDRAM随后在2003年(JESD79-2)被指定,其引脚带宽高达800Mb / s,是DDR SDRAM的两倍。

在DDR和DDR2 SDRAM标准的开发过程中,工程师将更多的注意力集中在整体系统时序预算上,以及在这些方面可以解决限制性能的关键领域。DDR时钟是一种行之有效的概念,可以在避免出现更高频率时钟的同时提高带宽(尽管确实把重点放在了时钟占空比要求上)。DDR和DDR2 SDRAM标准中最值得一提的要素可能是采用源同步时钟并结合了片上DLL(或等效电路)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DRAM
    +关注

    关注

    40

    文章

    2303

    浏览量

    183319
  • SDRAM
    +关注

    关注

    7

    文章

    422

    浏览量

    55160
  • JEDEC
    +关注

    关注

    1

    文章

    36

    浏览量

    17424
收藏 人收藏

    评论

    相关推荐

    SDRAM同步动态随机存储器的操作说明

    SDRAM是做嵌入式系统中,常用是的缓存数据的器件。基本概念如下(注意区分几个主要常见存储器之间的差异)。
    的头像 发表于 11-05 17:35 222次阅读
    <b class='flag-5'>SDRAM</b>同步动态随机存储器的操作说明

    TMS320C6000 EMIF至外部SDRAM接口

    电子发烧友网站提供《TMS320C6000 EMIF至外部SDRAM接口.pdf》资料免费下载
    发表于 10-26 10:06 0次下载
    TMS320C6000 EMIF至外部<b class='flag-5'>SDRAM</b>接口

    DDR4 SDRAM控制器的主要特点

    DDR4 SDRAM(Double Data Rate Fourth Synchronous Dynamic Random Access Memory)控制器作为现代计算系统中的重要组成部分,其
    的头像 发表于 09-04 12:55 512次阅读

    DDR SDRAM的工作模式和特点

    DDR SDRAM,全称为Double Data Rate Synchronous Dynamic Random Access Memory,即双数据率同步动态随机存取存储器,是现代计算机系统中广泛采用的一种内存技术。以下将从DDR SDRAM的定义、工作模式及特点三个方
    的头像 发表于 08-20 09:44 649次阅读

    SDRAM的特点与应用

    同步动态随机存储器(Synchronous Dynamic Random Access Memory,简称SDRAM)是一种基于同步时钟的DRAM。
    的头像 发表于 07-29 16:56 1718次阅读

    SDRAM中的active命令介绍

    在向SDRAM 中的任何行发出 READ或 WRITE 命令之前,必须先打开该行。这是通过 ACTIVE 命令完成的。ACTIVE 命令的目的是打开或者说激活(active)bank中的一行并将数据从 DRAM 移动到bank的灵敏放大器。下图说明了 ACTIVE 命令的执行情况。
    的头像 发表于 07-29 09:53 400次阅读
    <b class='flag-5'>SDRAM</b>中的active命令介绍

    SDRAM的发展经历和工作原理

    SDRAM(Synchronous Dynamic Random Access Memory),即同步动态随机存取存储器,是计算机系统中使用最广泛的内存类型之一。它的发展历程可以追溯到多个技术迭代,每个阶段都带来了性能上的显著提升。
    的头像 发表于 07-15 15:52 682次阅读

    关于CUBEIDE中使用SDRAM定义变量的问题求解

    MCU为STM32H743。 因为正在做的项目的数据量比较大,所以要将某些大的数组放到SDRAM中。我在ld文件中的段定义如下图: MEMORY{FLASH (rx): ORIGIN
    发表于 07-05 07:35

    stm32f429如何把变量定义到sdram中去?

    最近搞stm32f429,请教如何把变量定义到sdram中去?能够同时使用内部的sram和外部的sdram吗?
    发表于 05-15 07:54

    DDR SDRAMSDRAM功能及结构差异

    在计算机运算速度发展的过程中,需要提高内存的读写速率,只能通过提高时钟频率来提高SDRAM的读写速率。由于温度等因素的影响,SDRAM的内核时钟频率受限,无法进一步提升。
    发表于 04-06 09:26 1628次阅读
    DDR <b class='flag-5'>SDRAM</b>和<b class='flag-5'>SDRAM</b>功能及结构差异

    cubemx中sdram1和sdram2有什么区别?

    cubemx 中FMC中有一个设置 sdram1 和sdram2有什么区别?我看了一下,好像端口都一样啊,还没有找到有解释说这里该怎么选,或许是我找的方式不对]
    发表于 04-02 07:49

    smt32h750扩展sdram

    STM32H750是STMicroelectronics推出的一款高性能微控制器,其特点之一是可扩展的SDRAM(同步动态随机存储器)接口。本文将详细介绍STM32H750扩展SDRAM的相关知识
    的头像 发表于 01-04 14:09 1321次阅读

    DDR5 SDRAM规范

    JESD79-5B DDR5 SDRAM-2022 JEDEC
    发表于 12-25 09:51 18次下载

    Fpga Verilog SDRAM模块—单字读写案例

    笔者与SDRAM有段不短的孽缘,它作为冤魂日夜不断纠缠笔者。笔者尝试过许多方法将其退散,不过屡试屡败的笔者,最终心情像橘子一样橙。
    的头像 发表于 12-15 09:09 1351次阅读
    Fpga Verilog <b class='flag-5'>SDRAM</b>模块—单字读写案例

    浅谈DDR SDRAM的Timing具体时序参数

    通过 SDRAM 的 7 个模式寄存器,可以对 SDRAM 的特性,功能以及设置进行编程。这些寄存器本身通过 MRS 命令编辑。模式寄存器一般在初始化期间进行设定,但也可以在后续正常工作期间进行修改。
    发表于 12-02 13:44 4247次阅读
    浅谈DDR <b class='flag-5'>SDRAM</b>的Timing具体时序参数