0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

单片PLL频率合成器TSA5059的特点性能及典型应用电路

电子设计 来源:电子设计工程 作者:赵世强,张蕾,赵满 2020-09-19 16:10 次阅读

1 概述

TSA5059是专门为数字卫星接收机的调谐系统设计的单片PLL频率合成器,它的工作频率可达2.7GHz,供电电压为5V±10%,电源电流为45mA。输入信号幅度(RMS)在频率为64-150MHz、150MHz-2.2GHz、2.2-2.7GHz时分别为12.6-300mV、7.1-300mv和22.4-300mV。该器件的晶振频率为4-16MHz,工作温度范围为-20-+85℃,采用SO16及SSO16两种封装形式。其引脚排列如图1所示。各引脚的功能说明如下:

单片PLL频率合成器TSA5059的特点性能及典型应用电路

1脚(CP):电荷泵输出端,该脚可编程为四种电流值输出方式。

2脚(XTAL):参考晶振或其它振荡器输入。

3脚(XT/COMP):参考频率输出端,该脚在软件控制下,既可输出由晶体产生的振荡信号或其它振荡器信号,也可输出上述信号的4分频信号。

4脚(AS):I2c总线地址选择输入,高电平有效。

5脚(SDA)、6脚(SCL):分别为I2c总线的数据线和时钟线。

7-10脚(P3-P0):集电极开路式I/O口,在I2c总线控制下可读入外部数据或向外输出数据。

11脚(ADC):内部3位A/D转换器模拟信号输入端,该转换器与其它部分相对独立,通过I2c总线可读取转换结果。

12脚(Vcc):电源端。

13脚(RFA)、14脚(RFB):通常与压控振荡器(VCO)的输出端相连。

15脚(GND):接地端。

16脚(VT):调谐电压输出端,一般作为压控振荡器的控制电压。

2 工作原理

图2所示是TSA5059的内部组成框图。图中,来自于2脚的晶振或其它振荡器信号经TSA5059内部振荡器后产生相应的频率信号,该频率信号再经参考分频器分频即可产生参考频率FR。13脚、14脚的输入信号一般为压控振荡器(VCO)的输出信号,该信号在TSA5059内部经放大器进行呻鬲度放大后再经预定标器(由软件可控为分频值为1或2的分频器)和17位分频器后可产生比较信号频率Fc,把这两个信号送人数字相位比较器进行相位此较以产生相位差信号,然后将该相位差信号再经电荷泵电路处理来产生相对应的电流,该电流一路由1脚输出,另一路经33V放大器(33V AMP)后由16脚输出以控制压控振荡器的输出频率F。,从而使Fc值锁定在FR值上。这样,由于这两者仅有相位之差而无频率值之差,而且F。与Fc之间有固定的分频值,故F。是稳定的,这就是TSA5059锁相环的基本工作原理。

3 对TSA5059的控制:

对TSA5059的控制可通过I2c总线来实现。在向TSA5059写入控制数据时,可按表1所列顺序进行。其中第一个字节为地址字节,且在写入时,D7位必须为0。表1中主要字节的每位含义如下:

MAl、MA0:可编程地址位,如果一块电路板上有多个TSA5059(最多四个)由一个控制器控制,为了分别控制每一个TSA5059,其MAI、MA0应按表2所列编码并向4脚提供电压。

A:回答位。

N16-NO:17位分频器分频比N控制位,即:

N=N16 X 216+N15 X 215+.。.+ N1 X 21+NO

PE:预定标器控制位,PE=1时,预定标器分频比为2,反之为1。

R3-BO:参考分频器分频比控制位,见表3所列。

C1、CO:电荷泵电流选择位,当ClC0为00时,其电荷泵电流IcP典型值为135μA,为01时,IcP为280μA,为10时,IcP为600μA,为11时,IcP为1230μA。

XCE:XT/COMP输出允许位,该位为1时,输出被激活。

XCS:XT/COMP选择位,该位为1时,为信号输出模式,为0时为测试模式。

T2-T0:XCE=0且XCS=1时的测试模式。

P3-P1:P3-P1口输出状态。

P0:P0口输出状态,但测试模式除外。表4给出了TSA5059中XT/COMP和测试模式的具体选择说明。实际上,也可以在第一个字节后按以下几种顺序进行写操作:

(1)字节4、5、2和3;

(2)字节2、3、4和停止信号;

(3)字节4、5、2和停止信号;

(4)字节2、3和停止信号;

(5)字节2和停止信号;

(6)字节4和停止信号。

对TSA5059进行读操作可按表5的顺序进行。在读操作时,地址字节的D7位必须为1。当TSA5059的地址被确认后,TSA5059将产生应答脉冲以使第一个数据字节(状态字节)被传送在SDA线上,当第一个数据字节被读出后,假若控制器在SDA线上产生了一个应答脉冲,第二个数据字节即可被读出。而如果控制器在SDA线上产生了一个非应答脉冲,那么,数据传送将结束,此时TSA5059将释放SDA 线并使控制器产生停止状态。当把P0至P2口当作输入口时,它们必须被编程为高阻状态。

表5中各状态字节的每位含义如下:

当上电或Vcc低于2.75V时,POR标志位为1;在对TSA5059进行读操作时,如果TSA5059检测到读时序结束,那么,POR标志位为0。当环路相位被锁定时,FL=1。12、11、10位分别代表I/O口的状态。

A2、A1、A0的编码值代表了11脚的5个不同电压等级,当A2AlA0为100时, 11脚电压值为0.6Vcc-Vcc,011时为0.45Vcc-0.6Vcc,010时为0.3Vcc-0.45Vcc,001时为0.15Vcc-0.3Vcc,000时为0.-0.15Vcc。若把AFC电压接至11脚,即可通过I2c总线读出其数值的大小范围,其读出精度为±0.03 Vcc。

参考频率FR的获取是通过向表1中的第4个字节中的R3-R0写入不同的编码值来实现的,在4MHz晶振时,R3-R0在不同值时的FR值可参见表3。应当说明的是:TSA5059的3脚既可输出2脚所接的晶振频率,也可输出经参考分频器分频后的FR。

4 典型应用

TSA5059的典型应用电路如图3所示,其中33V电压作为33V放大器的电源。1脚与16脚之间所接的元件组成环路滤波器,具体元件数值应视VCO的中心频率而定。16脚的输出电压经RC低通滤波器滤波后可用于控制压控振荡器(VCO),而VCO的输出电压则送至14脚并经分频后与参考频率相比较以产生相位差信号,该相位差信号再经33V放大器放大以控制振荡频率。本电路采用的是负反馈,其最终VCO的输出频率将被锁定在预定的数值上。

另外,利用TSA5059及SLl925(卫星零IF QPSK调谐电路)、STV0299(内含QPSK、BPSK解调电路及误码校正电路)还可组成高性能数字卫星接收机的下变频器

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接收机
    +关注

    关注

    8

    文章

    1180

    浏览量

    53460
  • 卫星
    +关注

    关注

    18

    文章

    1713

    浏览量

    67009
  • pll
    pll
    +关注

    关注

    6

    文章

    776

    浏览量

    135141
收藏 人收藏

    评论

    相关推荐

    使用pll和voc设计频率合成器特点

    几乎每个RF和微波系统都需要频率合成器频率合成器产生本振信号以驱动混频器、调制器、解调器及其他许多RF和微
    的头像 发表于 12-07 07:11 9573次阅读
    使用<b class='flag-5'>pll</b>和voc设计<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的<b class='flag-5'>特点</b>

    关于相位锁定环(PLL)频率合成器的设计和分析

    本篇文章是关于相位锁定环(PLL)频率合成器的设计和分析,重点讨论了相位噪声和频率噪声的测量、建模和仿真方法。文章以设计一个假想的PLL
    的头像 发表于 10-26 15:30 1784次阅读
    关于相位锁定环(<b class='flag-5'>PLL</b>)<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的设计和分析

    详解频率合成器性能架构的实现

    要满足苛刻的频率合成器要求,通常需要做到一定程度的设计灵活性。基本的锁相环(PLL)频率合成器能以低成本、高空间效率、低功耗封装提供合理的频
    发表于 07-08 06:10

    如何利用FPGA设计PLL频率合成器

    电子技术应用频率合成技术是现代通信的重要组成部分,它是将一个高稳定度和高准确度的基准频率经过四则运算,产生同样稳定度和准确度的任意频率频率
    发表于 07-30 07:55

    什么是PLL频率合成器?

    问:什么是PLL频率合成器?
    发表于 09-17 19:00

    关于TSA5059的基本知识点汇总

    TSA5059是什么?TSA5059工作原理是什么?有什么方法可以控制TSA5059TSA5059有什么典型应用?
    发表于 04-26 06:32

    TSA5059的工作原理是什么?TSA5059有什么典型应用?

    TSA5059的工作原理是什么?如何对TSA5059进行控制?TSA5059有什么典型应用?
    发表于 05-28 06:26

    DDS PLL短波频率合成器设计

    本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率
    发表于 09-07 16:07 35次下载

    PLL合成器电路

    PLL合成器电路
    发表于 07-14 17:08 509次阅读
    <b class='flag-5'>PLL</b><b class='flag-5'>合成器</b><b class='flag-5'>电路</b>图

    采用PLL频率合成器电路

    采用PLL频率合成器电路
    发表于 07-20 11:38 1246次阅读
    采用<b class='flag-5'>PLL</b>的<b class='flag-5'>频率</b><b class='flag-5'>合成器</b><b class='flag-5'>电路</b>图

    DDS-PLL组合跳频频率合成器

    学习单片机电路图的很好的资料——DDS-PLL组合跳频频率合成器
    发表于 11-03 15:15 0次下载

    基于FPGA与PLL频率合成技术设计的整数/半整数频率合成器

    频率合成器主要有直接式、锁相式、直接数字式和混合式4种。目前,锁相式和数字式容易实现系列化、小型化、模块化和工程化,性能也越来越好,已逐步成为最为典型和广泛的应用
    的头像 发表于 01-07 09:52 3454次阅读
    基于FPGA与<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成</b>技术设计的整数/半整数<b class='flag-5'>频率</b><b class='flag-5'>合成器</b>

    UG-161:PLL频率合成器评估板

    UG-161:PLL频率合成器评估板
    发表于 03-20 09:54 6次下载
    UG-161:<b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>评估板

    集成单片PLL频率合成器芯片的原理、结构特点及应用分析

    随着高速集成工艺技术的发展,锁相频率合成器的集成化程度已大大提高。目前已出现了一系列将高速前置合频器集成在片内的单片集成频率合成器芯片。例如
    的头像 发表于 06-18 10:52 6050次阅读
    集成<b class='flag-5'>单片</b><b class='flag-5'>PLL</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>芯片的原理、结构<b class='flag-5'>特点</b>及应用分析

    pll频率合成器工作原理与pll频率合成器的原理图解释

    pll频率合成器工作原理与pll频率合成器的原理图解释 我们要搞清楚
    的头像 发表于 02-24 18:19 9607次阅读
    <b class='flag-5'>pll</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>工作原理与<b class='flag-5'>pll</b><b class='flag-5'>频率</b><b class='flag-5'>合成器</b>的原理图解释