0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一文解 DRAM 中Cells 的组织方式

西西 来源:蜗窝科技 作者:codingbelief 2020-09-22 15:01 次阅读

DRAM Storage Cell章节中,介绍了单个 Cell 的结构。在本章节中,将介绍 DRAM 中 Cells 的组织方式。

为了更清晰的描述 Cells 的组织方式,我们先对上一章节中的 DRAM Storage Cell 进行抽象,最后得到新的结构图,如下:

1. Memory Array

DRAM 在设计上,将所有的 Cells 以特定的方式组成一个 Memory Array。本小节将介绍 DRAM 中是如何将 Cells 以 特定形式的 Memory Array 组织起来的。

首先,我们在不考虑形式的情况下,最简单的组织方式,就是在一个 Bitline 上,挂接更多的 Cells,如下图所示:

然而,在实际制造过程中,我们并不会无限制的在 Bitline 上挂接 Cells。因为 Bitline 挂接越多的 Cells,Bitline 的长度就会越长,也就意味着 Bitline 的电容值会更大,这会导致 Bitline 的信号边沿速率下降(电平从高变低或者从低变高的速率),最终导致性能的下降。为此,我们需要限制一条 Bitline 上挂接的 Cells 的总数,将更多的 Cells 挂接到其他的 Bitline 上去。

从 Cell 的结构图中,我们可以发现,在一个 Cell 的结构中,有两条 Bitline,它们在功能上是完全等价的,因此,我们可以把 Cells 分摊到不同的 Bitline 上,以减小 Bitline 的长度。然后,Cells 的组织方式就变成了如下的形式:

当两条 Bitline 都挂接了足够多的 Cells 后,如果还需要继续拓展,那么就只能增加 Bitline 了,增加后的结构图如下:

从图中我们可以看到,增加 Bitline 后,Sense Amplifier、Read Latch 和 Write Driver 的数量也相应的增加了,这意味着成本、功耗、芯片体积都会随着增加。由于这个原因,在实际的设计中,会优先考虑增加 Bitline 上挂接的 Cells 的数量,避免增加 Bitline 的数量,这也意味着,一般情况下 Wordline 的数量会比 Bitline 多很多。

上图中,呈现了一个由 16 个 Cells 组成的 Memory Array。其中的控制信号有 8 个 Wordline、2 个 CSL、2 个 WE,一次进行 1 个 Bit 的读写操,也就是可以理解为一个 8 x 2 x 1 的 Memory Array。

如果把 2 个 CSL 和 2 个 WE 合并成 1 个 CSL 和 1 个 WE,如下图所示。此时,这个 Memory Array 就有 8 Wordline、1 个 CSL、1 个 WE,一次可以进行 2 个 Bit 的读写操作,也就是成为了 8 x 1 x 2 的 Memory Array。

按照上述的过程,不断的增加 Cells 的数量,最终可以得到一个 m x n x w 的 Memory Array,如下图所示

其中,m 为 Wordline 的数量、n 为 CSL 和 WE 控制信号的数量、w 则为一次可以进行读写操作的 Bits。
在实际的应用中,我们通常以 Rows x Columns x Data Width 来描述一个 Memory Array。后续的小节中,将对这几个定义进行介绍。

1.1 Data Width

Memory Array 的 Data Width 是指对该 Array 进行一次读写操作所访问的 Bit 位数。这个位数与 CSL 和 WE 控制线的组织方式有关。

1.2 Rows

DRAM Memory 中的 Row 与 Wordline 是一一对应的,一个 Row 本质上就是所有接在同一根 Wordline 上的 Cells,如下图所示。

DRAM 在进行数据读写时,选中某一 Row,实质上就是控制该 Row 所对应的 Wordline,打开 Cells,并将 Cells 上的数据缓存到 Sense Amplifiers 上。

Row Size

一个 Row 的 Size 即为一个 Row 上面的 Cells 的数量。其中一个 Cell 存储 1 个 Bit 的信息,也就是说,Row Size 即为一个 Row 所存储的 Bit 位数。

1.3 Columns

Column 是 Memory Array 中可寻址的最小单元。一个 Row 中有 n 个 Column,其中 n = Row Size / Data Width。下图是 Row Size 为 32,Data Width 为 8 时,Column 的示例。

Column Size

一个 Column 的 Size 即为该 Column 上所包含的 Cells 的数量,与 Data Width 相同。Column Size 和 Data Width 在本质上是一样的,也是与 CSL 和 WE 控制线的组织方式有关(参考Memory Array小节中关于 CSL 的描述)。

2. Memory Bank

随着 Bitline 数量的不断增加,Wordline 上面挂接的 Cells 也会越来越多,Wordline 会越来越长,继而也会导致电容变大,边沿速率变慢,性能变差。因此,一个 Memory Array 也不能无限制的扩大。

为了在不减损性能的基础上进一步增加容量,DRAM 在设计上将多个 Memory Array 堆叠到一起,如下图所示:

其中的每一个 Memory Array 称为一个 Bank,每一个 Bank 的 Rows、Columns、Data Width 都是一样的。在 DRAM 的数据访问时,只有一个 Bank 会被激活,进行数据的读写操作。

以下是一个 DRAM Memory Organization 的例子:

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DRAM
    +关注

    关注

    40

    文章

    2303

    浏览量

    183293
  • Cells
    +关注

    关注

    0

    文章

    2

    浏览量

    5070
收藏 人收藏

    评论

    相关推荐

    DRAM存储器的特性有哪些

    DRAM(Dynamic Random Access Memory)即动态随机存储器,是种半导体存储器,用于计算机系统的随机存取存储。它由许多存储单元组成,每个存储单元可以存储
    的头像 发表于 10-12 17:06 540次阅读

    DRAM存储器的基本单元

    DRAM(Dynamic Random Access Memory),即动态随机存取存储器,是现代计算机系统不可或缺的内存组件。其基本单元的设计简洁而高效,主要由个晶体管(MOSFET)和
    的头像 发表于 09-10 14:42 685次阅读

    DRAM芯片的基本结构

    如果内存是个巨大的矩阵,那么DRAM芯片就是这个矩阵的实体化。如下图所示,DRAM芯片包含了8个array,每个array拥有1024行和256列的存储单元。
    的头像 发表于 07-26 11:41 925次阅读
    <b class='flag-5'>DRAM</b>芯片的基本结构

    DRAM在计算机的应用

    DRAM(Dynamic Random Access Memory,动态随机存取存储器)在计算机系统扮演着至关重要的角色。它是种半导体存储器,用于存储和快速访问数据,是计算机主内存的主要组成部分。以下是对
    的头像 发表于 07-24 17:04 909次阅读

    基线算所需的起算点应按何种顺序采用

    在地理信息系统(GIS)和大地测量学,基线算是个关键的步骤,用于确定空间对象的精确位置。基线算通常涉及到多个起算点,这些起算点的选取和排序对于
    的头像 发表于 07-11 15:11 264次阅读

    三星与海力士引领DRAM革新:新代HBM采用混合键合技术

    在科技日新月异的今天,DRAM(动态随机存取存储器)作为计算机系统的关键组件,其技术革新直备受瞩目。近日,据业界权威消息源透露,韩国两大DRAM芯片巨头——三星和SK海力士,都将在
    的头像 发表于 06-25 10:01 609次阅读

    UVLED胶机VS传统方式:谁更胜筹?

    与产品质量的关键因素。近年来,随着技术的不断进步,UVLED胶机以其独特的优势逐渐崭露头角,引发了人们与传统方式的比较和探讨。  、UVLED
    的头像 发表于 05-30 14:15 323次阅读

    三星电子新设内存研发机构,专攻下代3D DRAM技术研发

    原有的DRAM采用2D结构,即大量元件密集排布在同平面。然而,为了提升性能,储存行业正致力于开发高密度的3D DRAM。这项技术包括水平堆积和垂直堆积两种方式,均能有效地增加存储空间
    的头像 发表于 01-29 09:31 547次阅读

    DRAM合约价季度涨幅预计13~18%,移动设备DRAM引领市场

    DRAM产品分类显示,PC DRAM方面,DDR5订单需求未得到充分满足,买方预期DDR4价格将进步上涨,这激发了备货需求。尽管新代设备向DDR5转型,但对于DDR4采购量增幅不
    的头像 发表于 01-08 14:27 494次阅读

    dram和nand的区别

    门。尽管它们都是用于存储数据的,但在构造、功能、性能和应用方面存在很多区别。 首先,DRAM和NAND的构造方式不同。DRAM是由个个存储单元组成的,每个存储单元由
    的头像 发表于 12-08 10:32 7208次阅读

    了解相控阵天线的真时延

    了解相控阵天线的真时延
    的头像 发表于 12-06 18:09 1875次阅读

    云计算电源系统设计的“最优

    云计算电源系统设计的“最优
    的头像 发表于 12-05 14:52 359次阅读
    云计算<b class='flag-5'>中</b>电源系统设计的“最优<b class='flag-5'>解</b>”

    读懂,什么是BLE?

    读懂,什么是BLE?
    的头像 发表于 11-27 17:11 2175次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b>读懂,什么是BLE?

    DRAM的范式转变历程

    DRAM制造技术进入10nm世代(不到20nm世代)已经过去五年了。过去五年,DRAM技术和产品格局发生了巨大变化。因此,本文总结和更新了DRAM的产品、发展和技术趋势。
    的头像 发表于 11-25 14:30 1377次阅读
    <b class='flag-5'>DRAM</b>的范式转变历程

    解读GNSS信号对网络授时应用的益处

    涨知识 | 解读GNSS信号对网络授时应用的益处
    的头像 发表于 11-24 14:26 492次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b>解读GNSS信号对网络<b class='flag-5'>中</b>授时应用的益处