同相不同频的跨时钟域路径介绍

同步时钟是指发送时钟和接收时钟是由同一个MMCM或PLL生成，两者之间有明确的相位关系。例如：两者可以是同频但有固定相差；或者同相但不同频。这里我们重点介绍一下同相不同频的跨时钟域路径，分两种情形：从慢时钟到快时钟和从快时钟到慢时钟。

从慢时钟到快时钟

如下图所示，这里假定CLK2的频率是CLK1的3倍。这实际是条多周期路径。

发送时钟和接收时钟之间的关系如下图所示。

在只有时钟周期约束而没有多周期路径约束的情况下，STA（Static Timing Analysis）工具会认为建立时间检查和保持时间检查如下图所示。不难看出，保持时间检查是合理的，但建立时间检查不是期望的。换言之，建立时间如果按此分析就会过紧。