FPGA程序设计：如何封装AXI_SLAVE接口IP
在FPGA程序设计的很多情形都会使用到AXI接口总线，以PCIe的XDMA应用为例，XDMA有两个AXI接口，分别是AXI4 Master类型接口和AXI-Lite Master类型接口，可通过M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便。
封装的形式并不复杂，只是略微繁琐，接下来一步一步演示如何封装AXI_SLAVE接口IP：
1、创建工程
2、选择Create AXI4 Perpheral，点击next
设置保存路径，也可默认：
3、设置保存路径：
4、设置封装的接口类型：
5、选择Verify Peripheral IP using AXI4 IP
6、对IP进行修改：
在S00_AXI.v中编辑：
7、保存工程
如果不慎将初始的IP封装界面关掉的话，在Tools下选择Create and Package New IP，选择Package your current project,NEXT之后选择open（你会看到的）。
设置ID位宽，该选项主要用于outstanding传输：
设置数据位宽，根据需要自行设计：
如果出现Merge提示的话，点击，选择覆盖参数。
最后选择重新封装IP，就得到属于自己的AXI_SLAVE接口IP啦！
在刚刚设置的ip_repo2文件目录下可以看到IP：
编辑：hfy
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1624文章
21597浏览量
601013 -
AXI
+关注
关注
1文章
127浏览量
16570
发布评论请先 登录
相关推荐
AMBA AXI4接口协议概述
AMBA AXI4（高级可扩展接口 4）是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合
Xilinx NVMe AXI4主机控制器，AXI4接口高性能版本介绍
NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用
fpga封装的解释
FPGA封装是指将FPGA（Field-Programmable Gate Array，现场可编程门阵列）芯片封装在特定的外壳中，以便于安装和连接到电路板或其他设备上的过程。
PCIe-AXI-Cont用户手册
Transaction layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA
发表于 02-22 09:15
•3次下载
PCIe控制器（FPGA或ASIC），PCIe-AXI-Controller
Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA
Xilinx FPGA NVMe控制器，NVMe Host Controller IP
NVMe Host Controller IP可以连接高速存储PCIe SSD，无需CPU和外部存储器，自动加速处理所有的NVMe协议命令，具备独立的数据写入AXI4-Stream/FIFO接口和数
XILINX FPGA IP之AXI Traffic Generator
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。
Xilinx FPGA IP之Block Memory Generator AXI接口说明
之前的文章对Block Memory Generator的原生接口做了说明和仿真，本文对AXI接口进行说明。
工商网监
评论