0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思FPGA与VMware vSphere相结合实现高吞吐量、低时延ML推断性能

454398 来源:Xilinx赛灵思官微 作者:Xilinx赛灵思官微 2020-09-29 11:52 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

硬件加速器已在数据中心得到普遍使用,一系列新的工作负载已经能够成熟地发挥 FPGA 的加速优势及其更优异的计算效率。业界对机器学习 (ML) 的关注度不断提高,推动 FPGA 加速器在私有云、公有云、混合云数据中心环境中日益普及,从而为计算密集型工作负载加速。近期,在推动 IT 基础设施向异构计算转型的过程中,赛灵思与 VMware 展开协作,在 VMware 的云计算虚拟化平台vSphere上测试 FPGA 加速。由于赛灵思 FPGA 越来越广泛地应用于 ML 推断加速,本文将展示的是如何将赛灵思 FPGA 与 VMware vSphere 相结合,在虚拟部署和裸机部署上实现基本相同的高吞吐量、低时延 ML 推断性能。

“自适应计算”的优势
FPGA 是一种自适应计算器件,能够灵活地进行重新编程,从而满足目标应用不同的处理需求和功能要求。该特性使 FPGA 从 GPUASIC 等架构固定的器件中脱颖而出,更是远远优于成本不断飙升的的定制 ASIC。此外,与其他硬件加速器相比,FPGA 还具备高能效、低时延的优势,使 FPGA 特别适用于 ML 推断工作。与基本依靠大量并行处理核心实现高吞吐量的 GPU 不同的是,FPGA 通过定制化硬件内核、数据流流水线和互联,助力 ML 推断同时实现高吞吐量和低时延。

01. 在 vSphere 上使用 FPGA 开展 ML 推断

VMware 在其实验室中使用赛灵思 Alveo U250 数据中心卡进行测试。使用在Vitis AI中提供的 Docker 容器——为从边缘到云端的赛灵思硬件平台提供的 ML 推断统一开发栈,ML 模型可以迅速完成配置。该容器由经过优化的工具、库、模型和示例构成。Vitis AI 支持含 Caffe 和 TensorFlow 在内的主流框架以及能够执行多种深度学习任务的最新模型。此外,Vitis AI 是一种开源应用,可通过访问GitHub获取。

赛灵思FPGA与VMware vSphere相结合实现高吞吐量、低时延ML推断性能

图 1:Vitis AI 软件协议栈

目前,赛灵思 FPGA 通过 DirectPath I/O 模式(直通模式)能在 vSphere 上使用。在这种模式下,我们的 FPGA 能够由运行在虚拟机内部的应用直接访问,绕过程序管理层,从而最大化性能并最大限度降低时延。配置 DirectPath I/O 模式下的 FPGA 只需简单的两步流程:首先,在主机层面上启用 ESXi,然后将器件添加到目标虚拟机。详细操作方法参见 VMware KB 一文( https://kb.vmware.com/s/article/1010789 )。请注意,如果运行的是 vSphere 7,则不再需要重启主机。

02. 高吞吐量、低时延 ML 推断性能

通过与赛灵思合作,VMware 使用四个 CNN 模型执行推断任务,对我们的 Alveo U250 加速器卡在 DirectPath I/O 模式工作下的吞吐量和时延性能进行评估。这四个模型分别为Inception_v1、Inception_v2、Resnet50 和 VGG16。这些模型在模型参数数量上不尽相同,因而具备不同的处理复杂性。

测试在搭载两颗 10 核 Intel Xeon Silver 4114 CPU 和 192GB DDR4 存储器的 Dell PowerEdge R740 服务器上进行。我们使用 ESXi 7.0 虚拟机程序管理器,将每种模型的端到端性能结果与作为基线的裸机性能进行对比。Ubuntu 16.04(内核版本 4.4.0-116)用作客户端操作系统和本地操作系统。此外,在整个测试过程中将 Vitis AI v1.1 与 Docker CE 19.03.4 结合使用。同时使用源于 ImageNet2012 的 50k 图像数据集。为进一步避免图像读取过程中遭遇磁盘瓶颈,还创建了一个 RAM 磁盘用于存储 50k 图像。

完成这些设置后,虚拟测试和裸机测试之间的性能比较可从下面的两个图中进行观察。一个针对吞吐量,另一个针对时延。y 轴代表虚拟测试和裸机测试间的吞吐量性能比值。y=1.0 代表虚拟测试和裸机测试的吞吐量性能结果相同。

图 2:在 Alveo U250 FPGA 上运行 ML 推断时裸机测试和虚拟测试的吞吐量性能比较

图 3:在 Alveo U250 FPGA 上运行 ML 推断时裸机测试和虚拟测试的时延性能比较

测试证明,虚拟环境和裸机间在吞吐量和时延两方面的性能差距最大不超过 2%。这说明在虚拟环境中运行在 vSphere 上的 Alveo U250 的 ML 性能与作为基线的裸机性能极为相近。

03. 云端的 FPGA 性能

在数据中心中采用 FPGA 加速器已成为普遍现象,而且为满足对异构计算和性能提升的需求,FPGA 加速器的应用还将继续增长。我们非常高兴能够与 VMware 展开合作,共同确保客户能充分发挥运行在 vSphere 平台上的赛灵思 FPGA 加速的全部优势。我们在 vSphere 上对我们的 Alveo U250 加速器卡进行 ML 推断性能测试,成功地向客户证明了该器件在 DirectPath I/O 模式下能够实现接近裸机的性能。

编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22509

    浏览量

    639535
  • 赛灵思
    +关注

    关注

    33

    文章

    1798

    浏览量

    133681
  • 云计算
    +关注

    关注

    39

    文章

    8044

    浏览量

    144809
  • 机器学习
    +关注

    关注

    67

    文章

    8567

    浏览量

    137256
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用 LPC55S69 和 MCUX 驱动程序的 CDC 应该实现什么样的吞吐量

    ,使用 LPC55S69 和 MCUX 驱动程序的 CDC 应该实现什么样的吞吐量? 特别是,我想知道 CDC 驱动程序是否针对性能进行了优化,或者它是否设计为将复杂性降至最低。我试图避免切换到高速 USB
    发表于 04-16 09:20

    基于openEuler平台的CPU、GPU与FPGA异构加速实战

    随着 AI、视频处理、加密和高性能计算需求的增长,单一 CPU 已无法满足延迟、吞吐量的计算需求。openEuler 作为面向企业和云端的开源操作系统,在 多样算力支持 方面表现出
    的头像 发表于 04-08 11:02 905次阅读
    基于openEuler平台的CPU、GPU与<b class='flag-5'>FPGA</b>异构加速实战

    AD7739:高精度、吞吐量模拟前端ADC的深度解析

    AD7739:高精度、吞吐量模拟前端ADC的深度解析 在电子工程师的日常工作中,高精度、吞吐量的模拟前端ADC是实现高质量信号采集和处理
    的头像 发表于 04-07 17:20 484次阅读

    AD7731:低噪声、吞吐量的24位Sigma - Delta ADC

    AD7731:低噪声、吞吐量的24位Sigma - Delta ADC 在电子工程师的日常设计中,一款性能优异的模数转换器(ADC)至关重要。今天我们就来详细探讨一下Analog Devices
    的头像 发表于 04-07 11:45 219次阅读

    FPGA电源解决方案全解析

    FPGA电源解决方案全解析 在当今的电子设计领域,现场可编程门阵列(FPGA)凭借其出色的设计灵活性和较低的工程成本,在众多应用和终端
    的头像 发表于 04-02 15:45 242次阅读

    高精度吞吐量ADC——AD7732的特性与应用分析

    高精度吞吐量ADC——AD7732的特性与应用分析 在当今的工业和自动化领域,高精度的模拟信号采集和处理至关重要。AD7732作为一款高性能的24位Σ - Δ ADC,为工程师们在设计高分辨率
    的头像 发表于 04-01 16:10 135次阅读

    基于FPGA的DAQ系统|实现性能数据采集的挑战

    性能和灵活性备受关注。FPGA,就像一块可以根据我们需求“变形”的芯片,可高速并行处理大量数据,实现传统处理器难以达到的延迟和高性能,使
    的头像 发表于 03-30 15:38 507次阅读
    基于<b class='flag-5'>FPGA</b>的DAQ系统|<b class='flag-5'>实现</b>高<b class='flag-5'>性能</b>数据采集的挑战

    欧洲快递行业巨头部署全新Matrix 830/930系统以应对吞吐量业务

    迅速的市场认可,有力地证实了该新产品的战略意义。 该决定是在经过严格的基准测试、性能对比以及真实运行条件下的现场验证后做出的。在评估了其他配置方案后,客户确认新款 Matrix 830/930 是其吞吐量物流环境下的最优解决方
    的头像 发表于 03-17 16:46 844次阅读

    用“分区”来面对超大数据集和超大吞吐量

    分区(partitions) 也被称为 分片(sharding),通常采用对数据进行分区的方式来增加系统的 可伸缩性,以此来面对非常大的数据集或非常吞吐量,避免出现热点。
    的头像 发表于 12-30 16:40 297次阅读
    用“分区”来面对超大数据集和超大<b class='flag-5'>吞吐量</b>

    如何加速实时工作负载

    对于需要实时响应的数据中心工作负载,性能不仅是指原始吞吐量或处理能力。挑战在于:在保持吞吐量和能效的同时,实现确定性时
    的头像 发表于 09-10 15:36 821次阅读

    使用罗德与施瓦茨CMX500的吞吐量应用层测试方案

    5G NR(New Radio)吞吐量应用层测试是评估5G网络性能的一个重要方面,它主要关注的是在实际应用条件下,用户能够体验到的数据传输速率。这种测试通常包括了对下行链路和上行链路的吞吐量进行测量,以确保网络可以满足各种应用场
    的头像 发表于 09-02 13:56 8182次阅读
    使用罗德与施瓦茨CMX500的<b class='flag-5'>吞吐量</b>应用层测试方案

    Altera SoC FPGA如何助力实现AI信道估计

    随着无线系统的持续演进,其能够支持更多的连接设备和更高的数据需求,同时无线信号链的效率和精度也变得至关重要。信号链中的基本要素之一是信道估计,即系统实时推断无线通信路径特性的过程。信道估计不准确会导致吞吐量下降、时增加并降低系
    的头像 发表于 06-14 14:54 1666次阅读

    CY7C65211 作为 SPI 从机模式工作时每秒的最大吞吐量是多少?

    CY7C65211 作为 SPI 从机模式工作时每秒的最大吞吐量是多少? 有实际的测试数据吗?
    发表于 05-27 07:38

    如何在Visual Studio 2022中运行FX3吞吐量基准测试工具?

    我正在尝试运行 John Hyde 的书“SuperSpeed by Design”中的 FX3 吞吐量基准测试工具。 但是,我面临一些困难,希望得到任何指导。 具体来说,我正在使用 Visual
    发表于 05-13 08:05

    FX3进行读或写操作时CS信号拉,在读或写完成后CS置,对吞吐量有没有影响?

    从尽可能提高吞吐量的角度看,在进行读或写操作时CS信号拉,在读或写完成后CS置,对吞吐量有没有影响,还是应该CS一直拉比较好。
    发表于 05-08 07:13