0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于赛灵思VCU118开发板随附的 UltraScale+ 器件

454398 来源:XILINX技术社区 作者:XILINX技术社区 2020-11-08 09:35 次阅读

赛灵思 PCI Express IP 随附以下集成调试功能。

  • JTAG 调试器
  • 启用 In-System IBERT
  • 第三代模式解扰器


“JTAG 调试器 (JTAG Debugger)”可提供以下信息来帮助调试 PCI Express 链接训练问题:

LTSSM 状态的图形化视图

基于 GUI 的接收器检测状态(对应已配置的每个通道)

PHY RST 状态机的状态

In-system IBERT 可提供 PCIe 链接眼图。“JTAG Debugger”和“In-system IBERT”功能结合在一起即可提供即时信息,用于判断链接训练问题的可能原因。在本篇博文中,我们将讲解如何使用这些功能。本篇博文基于赛灵思 VCU118 开发板随附的 UltraScale+ 器件。

“第三代模式解扰器 (Gen3 Mode Descrambler)”选项可提供发生扰码的 PIPE 数据的解码接口。它允许用户查看 PCIe 链接上的数据包。如需了解有关该功能以及数据包解码方法的详细信息,请参阅博文。

https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/Demystifyi...

IP 配置 GUI 包含“添加调试选项 (Add. Debug Options)”选项卡。请选中“启用 JTAG 调试器 (Enable JTAG Debugger)”。

在GUI 中配置其它 IP 参数后,生成 IP 并打开示例设计。

请确保在设计示例的“Design Sources”层级中包含调试封装模块,如下所示:

请选择正确的比特文件和 .ltx 文件,以生成比特流并对器件进行编程

根据所使用的 Vivado 工具版本,您可能会看到如下错误。

如果看到以上错误消息,请在 Vivado Tcl Console 中运行以下命令。

set_param xicom.use_bitstream_version_check false


对器件重新进行编程。

成功完成目标器件编程后,应在硬件窗口中显示 AXI 核“hw_axi_1”。

在工程目录中如下所示位置下,您将找到 4 个 .tcl 文件。

“test_rd.tcl”文件可读取 BRAM 中存储的调试数据,并输出 *.dat 文件,如下所示。其它 Tcl 文件可读取这些 *.dat 文件,以分别绘制 LTSSM、PHY RST 状态机和“接收器检测 (Receiver Detect)”的图形化视图。

draw_ltssm.tcl、draw_reset.tcl 和 draw_rxdet.tcl 脚本将使用 ActiveTcl 来执行。

如果您尝试在 Vivado Tcl Console 中执行这些脚本,那么 Vivado 工具将出错并退出。

下图显示了通过“draw_ltssm.tcl”脚本生成的 LTSSM 图示:

•绿色 - 采集窗口期间转换的状态

•橙色 - 最终状态

•红色箭头 - 最终转换状态

•箭头旁的数字 - 表示两个状态之间发生的转换次数

上图来自于某个有效的案例场景,其中链接训练正确无误并达成稳定的“L0”状态。当链接训练失败时,“Detect”气泡可能为橙色,表明 IP 无法检测到接收器。同样,您可能看到某一箭头旁的数字较大,表明可能存在不稳定的链接。

下图显示了使用“draw_reset.tcl”脚本生成的 PHY RST 状态机。

下图显示了使用“draw_rxdet.tcl”脚本生成的“Receiver Detect”状态:

如上所示,绿色点表明对应通道内成功完成接收器检测。GUI 还可提供有关协商的链接宽度的信息。

要采集 PCIe 链接眼图,请在 IP 配置 GUI 的“Add. Debug Options”选项卡中选择“启用 In-System IBERT (Enable In-System IBERT)”选项。

与使用“JTAG Debugger”选项时相似,生成 IP 并打开示例设计。

确保在示例设计的“Design Sources”层级中可以看到“System IBERT”模块。

生成比特流并用比特文件和 .ltx 文件进行编程。

以获取有关 IBERT 扫描必需配置的详细信息。下图显示了通过“In-System IBERT”功能生成的眼图。

以上扫描中的眼图来自于正常运行的 PCIe 链接。在无效链接中,您可能会看到蓝色区域极小,表明链接中可能存在信号完整性问题。

如果您在使用调试功能生成的图示和眼图中看到问题,请参阅以下答复记录,其中提供了有关如何调试 PCIe 链接问题的信息。使用调试功能所获取的结果将有助于缩小问题可能原因的范围,从而简化调试过程。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接收器
    +关注

    关注

    14

    文章

    2457

    浏览量

    71790
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    131158
  • 信号完整性
    +关注

    关注

    68

    文章

    1397

    浏览量

    95376
  • 开发板
    +关注

    关注

    25

    文章

    4937

    浏览量

    97163
  • 状态机
    +关注

    关注

    2

    文章

    492

    浏览量

    27470
收藏 人收藏

    评论

    相关推荐

    AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件

    架构的 Mali-400 MP2 图形处理单元。该套件的 ZCU102 支持所有主要外设和接口,支持许多应用的开发。 特征 针对使用 Zynq Ultrascale+ MPSoC 的快速应用原型设计进行了优化 DDR4 SOD
    的头像 发表于 11-20 15:32 117次阅读
    AMD/Xilinx Zynq® <b class='flag-5'>UltraScale+</b> ™ MPSoC ZCU102 评估套件

    为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电

    电子发烧友网站提供《为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电.pdf》资料免费下载
    发表于 09-25 10:54 0次下载
    为Xilinx® Zynq®<b class='flag-5'>UltraScale</b>™系列多处理器中的VCCINT_<b class='flag-5'>VCU</b>轨供电

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不断现代化。
    发表于 03-18 10:40 345次阅读
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列

    fpga开发板是什么?fpga开发板有哪些?

    FPGA开发板是一种基于FPGA(现场可编程门阵列)技术的开发平台,它允许工程师通过编程来定义和配置FPGA芯片上的逻辑电路,以实现各种数字电路和逻辑功能。FPGA开发板通常包括FPGA芯片、时钟模块、电源模块、输入输出接口等组
    的头像 发表于 03-14 18:20 1814次阅读

    fpga开发板使用教程

    FPGA开发板的使用教程主要包括以下几个关键步骤。
    的头像 发表于 03-14 15:50 958次阅读

    AMD进军低成本FPGA市场,满足边缘应用需求

    虽然主攻高端FPGA市场,但其对低成本FPGA市场的投入也不容小觑。此次发布的Spartan UltraScale+正是AMD进军低成本FPGA市场的重要战术。
    的头像 发表于 03-10 10:06 1047次阅读

    AMD发布全新FPGA:升级16nm、功耗骤降60%

    收购已经整整两年,AMD FPGA产品和业务也一直在不断取得新的进步,今天又正式发布了全新的FPGA产品“Spartan UltraScale+”,这也是Spartan FGPA
    的头像 发表于 03-07 11:46 1128次阅读
    AMD发布全新FPGA:升级16nm、功耗骤降60%

    AMD 扩展市场领先的 FPGA 产品组合,推出专为成本敏感型边缘应用打造的AMD Spartan UltraScale+ 系列

    UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻
    发表于 03-06 11:17 331次阅读

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,该系列作为AMD广泛的成本优化型FPGA和自适应SoC产品组合的最新成员,专为边缘端各种I/O密集型应用设计。
    的头像 发表于 03-06 11:09 777次阅读

    fpga开发板与linux开发板区别

    (Field-Programmable Gate Array)是一种可编程逻辑器件,它可以通过编程改变硬件逻辑电路的功能和结构。FPGA采用了可编程的门极,可以根据需要重新配置内部电路,从而实现不同的功能和逻辑关系。而Linux开发板则是一种嵌入式计算机平台,其核心是Li
    的头像 发表于 02-01 17:09 2073次阅读

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 854次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX设计注意事项

    zcu102和zcu104有什么区别

    UltraScale+多目标器件系列开发的平台,同时具备了高性能计算(HPC)和嵌入式特性。 处理器: ZCU102和ZCU10
    的头像 发表于 01-04 10:54 3197次阅读

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(2)

    UltraScale/UltraScale+芯片开始支持BUFG_*、PLL和MMCM出现在动态区,在7系列FPGA中这些时钟资源只能在静态区。
    的头像 发表于 12-21 09:12 927次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(2)

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 642次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(1)

    AD9625的开发板AD-FMCADC3-EBZ能否与Virtex7直接连接?

    模数转换器AD9625的评估AD-FMCADC3-EBZ能不能和的Virtex7系列FPGA开发板连接,我看到他们都具备JESD20
    发表于 12-08 08:25