0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

详解基于赛灵思的Versal™ ACAP设计创建步骤

454398 来源:XILINX技术社区 作者:XILINX技术社区 2020-09-28 10:57 次阅读

Versal™ ACAP(自适应计算加速平台)是高度集成化的多核计算平台,可通过灵活的自适应能力来满足不断变化的动态算法的需求。VCK190 是赛灵思最早发布的 Versal AI Core 评估器件之一。

本篇博文将为您详解如下所述设计创建步骤:

1. 在 Vivado 中构建基于 Versal 的 IP 集成器 (IP integrator) 设计
2. 创建器件镜像
3. 在 Vitis 中构建平台和系统工程
4. 在 VCK190 评估板上运行和调试应用

Versal上的PS-GEM

千兆以太网 MAC (GEM) 可提供符合 IEEE 802.3-2016 标准的硬核 10/100/1000 Mbps 接口

在 PS 低功耗域 (LPD) 中有 2 个 GEM 控制器

每个控制器均独立运行,且各含 1 个管理数据输入/输出 (MDIO) 接口以供其外部 PHY 配合 RGMII 接口使用。

GEM 包含下列组件:

1 个 MAC 用于控制传输、接收、地址检查和环回

配置寄存器,可提供控制和状态寄存器、统计数据寄存器和同步逻辑

1 个直接内存访问 (Direct Memory Access) 模块,用于控制 DMA 传输和 DMA 接收

1 个时间戳单元 (TSU),用于计算 IEEE 1588 定时器值,其中包含实时时钟

在无需 DMA 操作的系统应用中,可使用配置选项移除 DMA 模块,并且可使用外部 FIFO 接口将 GEM 集成到 SoC 环境中。

GEM 块包含以下信号接口:

连接到外部 PHY 的 GMII 和 RGMII

1 个用于外部 PHY 管理的 MDIO 接口

1 个 APB 从接口,用于访问 GEM 寄存器

1 个用于内存访问的 AXI4 DMA 主接口

无需 DMA 功能的应用内包含 1 个可选 FIFO 接口

1 个可选时间戳接口

I/O 选项包括:

布线到 LPD MIO 管脚的 RGMII (v2.0),用于连接到外部 PHY

GMII 和 MII 布线到 PL,以便映射到 GT 或(可选)可借助 PL 逻辑来转换为其它协议

每个控制器内的诊断内部环回

注:Versal 中不支持内部 SERDES 接口 (SGMII)。在 MPSoC 器件中支持此类接口。

在 VCK190 器件上,GEM0 和 GEM1 均硬连线到板上的 2 个外部 RGMII PHY。

有 2 个 RJ45 端口,分别用于 GEM0 和 GEM1。如要测试 GEM1 RGMII 端口,请确保 GEM0 RGMII 端口同样通过电缆连接,因为此端口使用共享 MDIO 线(使用 GEM0 MDIO 作为主接口)。

请参阅以下 VCK190 截屏。在右上角有 2 个 RJ45 端口用于 Versal 以太网。

在 Vivado 中创建 IP integrator 设计

下载随附的 Tcl 文件并遵循以下步骤进行操作。

1. 在 Vivado 2019.2 中基于 VCK190 评估板创建工程。

2. 创建块设计。

3. 找到 vck190_1g.tcl。以下是 IP integrator 画布中的原理图。

4. 生成 HDL 封装文件。

5. 单击“运行实现 (Run Implementation)”和“生成器件镜像 (Generate Device Image)”。

6. 导出包含器件镜像的硬件设计。

注:单独使用“运行块自动化设置功能 (run block automation)”时,CIP 与 NoC 之间部分连接缺失。随附的 Tcl 文件可用于确保 CIP 和 NoC 中配置设置正确。

在 Vitis 中构建并运行 LwIP 应用

我们已构建了 IP integrator 设计并已导出了含器件镜像的硬件设计。现在,我们将在 Vitis 中创建 lwIP 示例,并在 VCK190 评估板上运行。

1. 启动 Vitis。

2. 使用来自以上设计的 XSA 文件创建应用工程。

3. 从 SDK 中选择“lwIP 响应服务器 (lwIP Echo Server)”。

4. 在 SDK 中构建平台和系统工程。选中 lwIP 响应服务器应用时,会自动设置 lwIP 库的 BSP 设置。用户还可以选择仅创建并构建平台工程,但这样需手动设置 BSP 设置。

5. 在 VCK190 开发板上运行 lwIP 示例。以下即 UART 控制台输出:

6. 以下是 ping 测试输出:

要切换到 GEM1 RJ45 以便进行测试,用户应使用 XPAR_XEMACPS_1_BASEADDR 修改 platform_config.h。

可在 BSP 的 xparameters.h 中找到以太网定义。请参阅以下示例

在 platform_config.h 中,更改以下定义:

将此定义更新为:

#define PLATFORM_EMAC_BASEADDRXPAR_XEMACPS_1_BASEADDR

现在,您可重新构建应用并重新运行测试。

LwIP性能

以下是 lwIP 响应服务器应用的 BSP 设置。

PARAMETER dhcp_does_arp_check = true

PARAMETER lwip_dhcp = true

PARAMETER pbuf_pool_size = 2048

对于 lwIP TCP/UDP 性能服务器,默认将设置下列参数

PARAMETER mem_size = 524288

PARAMETER memp_n_pbuf = 1024

PARAMETER n_tx_descriptors = 512

PARAMETER pbuf_pool_size = 16384

这些 lwIP 参数对于性能调优至关重要。

这些参数可控制所分配和使用的内存量以及 Pbuf 和描述符数量。

如果系统受到限制,无法处理这些包,则 BD 和 Pbuf 将被快速用尽,且无法根据要求快速清空以供使用。由此导致性能受到影响。

但我们还应平衡可使用的内存量,以便在用于性能基准测试的评估板上将这些参数调整为适合 1Gbps 的最优值。您可以此为参考,根据自己的要求来对这些参数进行调优。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5336

    浏览量

    120237
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    131249
  • 算法
    +关注

    关注

    23

    文章

    4607

    浏览量

    92842
  • Versal
    +关注

    关注

    1

    文章

    158

    浏览量

    7658
收藏 人收藏

    评论

    相关推荐

    FPGA产品的主要特点

    近年来,全球半导体供应链屡受挑战,芯片短缺问题一度对行业产生深远影响。易通过优化供应链管理、强化产能规划,确保客户的FPGA需求得到及时满足。面向工业控制、机器视觉、医疗影像、消费电子、汽车智驾等一众终端领域,易
    的头像 发表于 12-04 14:20 378次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>FPGA产品的主要特点

    使用 AMD Versal AI 引擎释放 DSP 计算的潜力

    Versal AI 引擎可以在降低功耗预算的情况下提高 DSP 计算密度,”高级产品营销经理 Udayan Sinha 表示。这种效率使 Versal AI 引擎能够在严格的功耗预算内处理最苛刻
    的头像 发表于 11-29 14:07 457次阅读

    ×广东移动 | 携手国内最大运营商省公司,筑牢超1.1亿用户移动通信安全防线!

    携手广东移动,增强核心骨干同步网授时性能,筑牢移动网络安全每一道防线,让时间“黑客”无机可乘!
    的头像 发表于 11-23 20:16 360次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>×广东移动 | <b class='flag-5'>赛</b><b class='flag-5'>思</b>携手国内最大运营商省公司,筑牢超1.1亿用户移动通信安全防线!

    ALINX VERSAL SOM产品介绍

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳举行,芯驿电子应邀出席作主题分享:《ALINX 基于 Versal 系列硬件解决方案》,阐述了 ALINX 模块化产品设计理念,展示基于 Versal 系列芯片开发的新品及后
    的头像 发表于 08-05 10:33 649次阅读

    尔芯题正式发布,邀你共战EDA精英挑战

    题发布COMPETITIONRELEASE2024中国研究生创芯大赛·EDA精英挑战(原“集成电路EDA设计精英挑战”)现已正式拉开帷幕。作为核心出题企业之一尔芯(S2C),已
    的头像 发表于 08-03 08:24 652次阅读
    <b class='flag-5'>思</b>尔芯<b class='flag-5'>赛</b>题正式发布,邀你共战EDA精英挑战<b class='flag-5'>赛</b>!

    快讯 | 发展新质生产力问道如何下好“创新棋”?

    7月11日,南湖区委宣传部、清华大学马克主义学院共同带队一行莅临围绕时频新质生产力创新层面进行实地调研,副总经理田永和、对外合作部
    的头像 发表于 07-12 13:31 490次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>快讯 | 发展新质生产力问道<b class='flag-5'>赛</b><b class='flag-5'>思</b>?<b class='flag-5'>赛</b><b class='flag-5'>思</b>如何下好“创新棋”?

    FPGA下载问题

    在ARM开发中,通常可供选择的下载器有多种。清华的FPGA,除了官方的专用下载器,有其他的下载器可以使用吗?使用下载器可以吗?
    发表于 06-23 12:28

    中科爱毕红外光电探测技术,打破高端市场“卡脖子”困境

    “超晶格红外光电探测,如同照相机通过可见光感知事物,但它是通过红外手段来感知世界的……”在中科爱毕(常州)光电科技有限公司(以下简称“中科爱毕”),工作人员这样介绍公司的核心产
    的头像 发表于 05-30 09:14 1.7w次阅读
    中科爱毕<b class='flag-5'>赛</b><b class='flag-5'>思</b>红外光电探测技术,打破高端市场“卡脖子”困境

    半导体与新加坡三福半导体达成战略合作

    近日,合肥安近日,合肥安半导体有限公司与新加坡三福半导体科技有限公司成功签署战略合作备忘录。半导体有限公司与新加坡三福半导体科技有限公司成功签署战略合作备忘录。
    的头像 发表于 05-21 14:49 847次阅读

    快讯 | 热烈欢迎嘉兴市政协一行领导莅临总部调研指导工作!

    近日,嘉兴市政协一行领导莅临总部调研指导工作,副总经理王文涛、田永和全程陪同。嘉兴市政协一行领导莅临
    的头像 发表于 05-17 13:22 522次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>快讯 | 热烈欢迎嘉兴市政协一行领导莅临<b class='flag-5'>赛</b><b class='flag-5'>思</b>总部调研指导工作!

    在Vivado中构建AMD Versal可扩展嵌入式平台示例设计流程

    为了应对无线波束形成、大规模计算和机器学习推断等新一代应用需求的非线性增长,AMD 开发了一项全新的创新处理技术 AI 引擎,片内集成该AI Engine的FPGA系列是Versal™ 自适应计算加速平台 (ACAP) 。
    的头像 发表于 04-09 15:14 1432次阅读
    在Vivado中构建AMD <b class='flag-5'>Versal</b>可扩展嵌入式平台示例设计流程

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 992次阅读

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍(2)

    【ALINX 技术分享】AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍,以及Versal 芯片开发流程的简介。
    的头像 发表于 03-07 16:03 1023次阅读
    【ALINX 技术分享】AMD <b class='flag-5'>Versal</b> AI Edge 自适应计算加速平台之 <b class='flag-5'>Versal</b> 介绍(2)

    AMD收购两周年之际,全新Embedded+进一步彰显协同效应

    融合、AI推理方面进行卓越的升级,应用于工业、医疗、智慧城市以及汽车等领域。   AMD工业、视觉、医疗与科学高级总监Chetan Khona接受媒体采访时说道,再过两周将会是AMD收购两周年
    的头像 发表于 02-07 20:20 3348次阅读
    AMD收购<b class='flag-5'>赛</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>两周年之际,全新Embedded+进一步彰显协同效应

    快讯 | 热烈欢迎嘉兴市人民政府咨询委员会莅临总部调研!

    近日,嘉兴市人民政府咨询委员会主任周楚兴率队莅临总部进行调研,综合中心副总经理王文涛陪同。嘉兴咨询委到访
    的头像 发表于 02-05 10:27 1373次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>快讯 | 热烈欢迎嘉兴市人民政府咨询委员会莅临<b class='flag-5'>赛</b><b class='flag-5'>思</b>总部调研!