0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

详解基于赛灵思的Versal™ ACAP设计创建步骤

454398 来源:XILINX技术社区 作者:XILINX技术社区 2020-09-28 10:57 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Versal™ ACAP(自适应计算加速平台)是高度集成化的多核计算平台,可通过灵活的自适应能力来满足不断变化的动态算法的需求。VCK190 是赛灵思最早发布的 Versal AI Core 评估器件之一。

本篇博文将为您详解如下所述设计创建步骤:

1. 在 Vivado 中构建基于 Versal 的 IP 集成器 (IP integrator) 设计
2. 创建器件镜像
3. 在 Vitis 中构建平台和系统工程
4. 在 VCK190 评估板上运行和调试应用

Versal上的PS-GEM

千兆以太网 MAC (GEM) 可提供符合 IEEE 802.3-2016 标准的硬核 10/100/1000 Mbps 接口

在 PS 低功耗域 (LPD) 中有 2 个 GEM 控制器

每个控制器均独立运行,且各含 1 个管理数据输入/输出 (MDIO) 接口以供其外部 PHY 配合 RGMII 接口使用。

GEM 包含下列组件:

1 个 MAC 用于控制传输、接收、地址检查和环回

配置寄存器,可提供控制和状态寄存器、统计数据寄存器和同步逻辑

1 个直接内存访问 (Direct Memory Access) 模块,用于控制 DMA 传输和 DMA 接收

1 个时间戳单元 (TSU),用于计算 IEEE 1588 定时器值,其中包含实时时钟

在无需 DMA 操作的系统应用中,可使用配置选项移除 DMA 模块,并且可使用外部 FIFO 接口将 GEM 集成到 SoC 环境中。

GEM 块包含以下信号接口:

连接到外部 PHY 的 GMII 和 RGMII

1 个用于外部 PHY 管理的 MDIO 接口

1 个 APB 从接口,用于访问 GEM 寄存器

1 个用于内存访问的 AXI4 DMA 主接口

无需 DMA 功能的应用内包含 1 个可选 FIFO 接口

1 个可选时间戳接口

I/O 选项包括:

布线到 LPD MIO 管脚的 RGMII (v2.0),用于连接到外部 PHY

GMII 和 MII 布线到 PL,以便映射到 GT 或(可选)可借助 PL 逻辑来转换为其它协议

每个控制器内的诊断内部环回

注:Versal 中不支持内部 SERDES 接口 (SGMII)。在 MPSoC 器件中支持此类接口。

在 VCK190 器件上,GEM0 和 GEM1 均硬连线到板上的 2 个外部 RGMII PHY。

有 2 个 RJ45 端口,分别用于 GEM0 和 GEM1。如要测试 GEM1 RGMII 端口,请确保 GEM0 RGMII 端口同样通过电缆连接,因为此端口使用共享 MDIO 线(使用 GEM0 MDIO 作为主接口)。

请参阅以下 VCK190 截屏。在右上角有 2 个 RJ45 端口用于 Versal 以太网。

在 Vivado 中创建 IP integrator 设计

请下载随附的 Tcl 文件并遵循以下步骤进行操作。

1. 在 Vivado 2019.2 中基于 VCK190 评估板创建工程。

2. 创建块设计。

3. 找到 vck190_1g.tcl。以下是 IP integrator 画布中的原理图。

4. 生成 HDL 封装文件。

5. 单击“运行实现 (Run Implementation)”和“生成器件镜像 (Generate Device Image)”。

6. 导出包含器件镜像的硬件设计。

注:单独使用“运行块自动化设置功能 (run block automation)”时,CIP 与 NoC 之间部分连接缺失。随附的 Tcl 文件可用于确保 CIP 和 NoC 中配置设置正确。

在 Vitis 中构建并运行 LwIP 应用

我们已构建了 IP integrator 设计并已导出了含器件镜像的硬件设计。现在,我们将在 Vitis 中创建 lwIP 示例,并在 VCK190 评估板上运行。

1. 启动 Vitis。

2. 使用来自以上设计的 XSA 文件创建应用工程。

3. 从 SDK 中选择“lwIP 响应服务器 (lwIP Echo Server)”。

4. 在 SDK 中构建平台和系统工程。选中 lwIP 响应服务器应用时,会自动设置 lwIP 库的 BSP 设置。用户还可以选择仅创建并构建平台工程,但这样需手动设置 BSP 设置。

5. 在 VCK190 开发板上运行 lwIP 示例。以下即 UART 控制台输出:

6. 以下是 ping 测试输出:

要切换到 GEM1 RJ45 以便进行测试,用户应使用 XPAR_XEMACPS_1_BASEADDR 修改 platform_config.h。

可在 BSP 的 xparameters.h 中找到以太网定义。请参阅以下示例

在 platform_config.h 中,更改以下定义:

将此定义更新为:

#define PLATFORM_EMAC_BASEADDRXPAR_XEMACPS_1_BASEADDR

现在,您可重新构建应用并重新运行测试。

LwIP性能

以下是 lwIP 响应服务器应用的 BSP 设置。

PARAMETER dhcp_does_arp_check = true

PARAMETER lwip_dhcp = true

PARAMETER pbuf_pool_size = 2048

对于 lwIP TCP/UDP 性能服务器,默认将设置下列参数。

PARAMETER mem_size = 524288

PARAMETER memp_n_pbuf = 1024

PARAMETER n_tx_descriptors = 512

PARAMETER pbuf_pool_size = 16384

这些 lwIP 参数对于性能调优至关重要。

这些参数可控制所分配和使用的内存量以及 Pbuf 和描述符数量。

如果系统受到限制,无法处理这些包,则 BD 和 Pbuf 将被快速用尽,且无法根据要求快速清空以供使用。由此导致性能受到影响。

但我们还应平衡可使用的内存量,以便在用于性能基准测试的评估板上将这些参数调整为适合 1Gbps 的最优值。您可以此为参考,根据自己的要求来对这些参数进行调优。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5623

    浏览量

    130611
  • 赛灵思
    +关注

    关注

    33

    文章

    1798

    浏览量

    133739
  • 算法
    +关注

    关注

    23

    文章

    4816

    浏览量

    98785
  • Versal
    +关注

    关注

    1

    文章

    177

    浏览量

    8559
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    2026技术研讨会圆满举办,16nm 钛金系列重塑FPGA效能边界

    4月17日,易2026技术研讨会·北京站正式举行。研讨会以“方寸之间,无界之‘芯’”为主题,现场深度解析了易16nm钛金系列FPGA产品及其创新解决方案,展现了其独特的低功耗、
    的头像 发表于 04-20 14:26 216次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>2026技术研讨会圆满举办,16nm 钛金系列重塑FPGA效能边界

    FPGA电源解决方案全解析

    FPGA电源解决方案全解析 在当今的电子设计领域,现场可编程门阵列(FPGA)凭借其出色的设计灵活性和较低的工程成本,在众多应用和终端市场中占据了重要地位。然而,FPGA的电源设计和管理却是一
    的头像 发表于 04-02 15:45 321次阅读

    时频同步产品手册

    时频同步产品手册
    发表于 03-24 16:02 1次下载

    元器件选型手册-中文版

    元器件选型手册
    发表于 03-24 16:01 2次下载

    高性能计算与高速通信的中坚力量 ——XCKU5P-2FFVB676I 深度解析

    解析
    的头像 发表于 03-02 15:43 1970次阅读

    国内哪家 SLIC 芯片支持定制?电子脱颖而出

    ,就让我们一同聚焦电子科技。电子:自主研发的坚实后盾电子作为国内知名的数模混合芯片厂
    的头像 发表于 01-20 14:49 1549次阅读
    国内哪家 SLIC 芯片支持定制?<b class='flag-5'>赛</b><b class='flag-5'>思</b>电子脱颖而出

    工程师必入!288 元解锁开发板

    做项目、练技术、备赛事却找不到高性价比开发板?合众恒跃重磅福利——ZYNQ系列开发板限时特惠,HZ-XC-7Z010-SP_EVM宠粉价仅需288元!
    的头像 发表于 12-17 17:48 1129次阅读
    工程师必入!288 元解锁<b class='flag-5'>赛</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>开发板

    强强联合进军万亿晶振市场,电子与一晶科技成立合资公司

    2025年11月20日,国内TOP级时频科技企业浙江电子科技有限公司与国家级高新技术企业浙江一晶科技股份有限公司正式签署合资协议,共同组建“浙江一晶科技有限公司”。双方以“聚力
    的头像 发表于 11-25 16:25 7998次阅读
    强强联合进军万亿晶振市场,<b class='flag-5'>赛</b><b class='flag-5'>思</b>电子与一晶科技成立合资公司

    AMD Versal自适应SoC内置自校准的工作原理

    本文提供有关 AMD Versal 自适应 SoC 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
    的头像 发表于 10-21 08:18 4514次阅读

    浙江电子科技有限公司产品手册-元器件

    元器件产品选型手册
    发表于 09-23 16:47 1次下载

    特威第二届机器视觉方案大会圆满收官

    近日,由易特威联合举办的第二届机器视觉方案大会在深圳福田会展中心成功举行。本次大会以技术驱动与应用落地为核心,汇聚了行业专家、合作伙伴与资深工程师,共同探讨了机器视觉领域的前沿技术与未来趋势。
    的头像 发表于 09-02 12:51 1103次阅读

    芯科羽处理器获得国家级权威认可

    近日,中央电视台《新闻联播》节目专题报道深圳科技创新成果,重点聚焦前海企业睿芯科。节目中,睿芯科研发的“羽处理器”作为前海科创代表性成果亮相荧屏,充分彰显了企业在高性能RISC-V芯片领域的自主创新实力。
    的头像 发表于 08-19 11:25 1375次阅读

    特威第二届机器视觉大会即将举办

    去年盛夏,首届易特威机器视觉技术大会点燃了行业创新的火花。易惊艳亮相的 TJ375 FPGA与
    的头像 发表于 08-13 09:53 1751次阅读

    AMD第二代Versal AI Edge和Versal Prime系列加速量产 为嵌入式系统实现单芯片智能

    我们推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,这两款产品是对 Versal 产品组合的扩展,可为嵌入式系统实现单芯片智能。
    的头像 发表于 06-11 09:59 2176次阅读

    快讯 | 嘉兴市委书记陈伟一行莅临调研

    深化“教科人”一体、产学研融合!#嘉兴市委书记#陈伟一行莅临调研,副总经理田永和等陪同调研。5月16日下午,市委书记陈伟在南湖区走访创新平台、科技型企业,专题调研人才工作。他强
    的头像 发表于 05-23 10:22 1074次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>快讯 | 嘉兴市委书记陈伟一行莅临<b class='flag-5'>赛</b><b class='flag-5'>思</b>调研