0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis在Alveo 板卡上加速应用案例

454398 来源:Xilinx赛灵思官微 作者:Xilinx赛灵思官微 2020-11-12 17:16 次阅读

周丽娜(Ally Zhou)女士拥有十多年 FPGA 设计、EDA 工具和多年客户支持的经验。Ally 曾先后在同济大学,芬兰米凯利理工学院和复旦大学求学,获得工学硕士学位。加入赛灵思公司之前,曾在 Synopsys 工作,主要负责 FPGA 综合和 ASIC 原型验证方案的支持。

赛灵思技术市场专家周丽娜(Ally Zhou)

在本篇文章中,我们将介绍如何使用 Vitis 在 Alveo 板卡上开发和部署硬件加速应用。包括可用资源及文档,如何安装所需的开发工具和软件包,以及如何使用赛灵思 Github 加速用例。视频演示部分会向大家详细展示如何使用 Vitis 图形化界面和命令行流程在 Alveo U200 板卡上进行加速用例的开发和部署。

开始前的准备工作

了解和安装 Alveo 板卡

您可以在赛灵思官网主页下载产品选型手册,适用的加速应用,上手指南,支持的工具等文档。在开始之前请先查阅上图所示 UG1301 文档正确安装 Alveo 板卡。

系统配置很重要

赛灵思提供了关于系统配置的详细信息,包括认证的服务器,支持的操作系统,最低系统配置要求等等,在开始安装 Alveo 板卡前,请务必保证你的系统满足了文档列明的最低要求。

开始您的设计

在 Alveo 的主页(链接见前文)上,选择了你想要使用的 Alveo 板卡后,点开“Getting Started” 标签,就可以发现安装这块板卡所需的步骤和相应的软件包。step by step, so easy.

软硬件环境就绪

一旦板卡已经被成功安装,并装好了所需软件,你可以看到类似屏幕显示的信息。再次强调,必须严格按照文档或网页列明的步骤来安装你的板卡。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1624

    文章

    21608

    浏览量

    601078
  • asic
    +关注

    关注

    34

    文章

    1182

    浏览量

    120210
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    131113
  • Vitis
    +关注

    关注

    0

    文章

    145

    浏览量

    7373
收藏 人收藏

    评论

    相关推荐

    【米尔FZ3深度学习计算卡试用体验】搭建Vitis Ai系统平台并测试

    协同加速正式整合一体,并且加入了Ai、CV以及加速库,是的硬件加速更为便捷。但是目前Vitis软件仅仅提供了官方几套开发板的硬件平台,也就是
    发表于 12-03 19:22

    Vitis 统一软件平台简介 可实现最高的AI推断性能

    在熟悉的更高层次框架中进行开发 不断发展的硬件加速合作伙伴库和预建应用生态系统 重要组件 Vitis AI 开发环境 一个专门的开发环境,用于 Xilinx 嵌入式平台、Alveo
    的头像 发表于 11-24 13:45 3272次阅读

    如何在Vitis中封装加速平台?

    这是《创建 Vitis 加速平台》系列的第 3 篇博文。在前文中,我们讲解了如何创建硬件和软件工程。本文中,我们将讲解如何在 Vitis 中将所有这些工程封装在一起。
    的头像 发表于 12-26 10:20 2745次阅读
    如何在<b class='flag-5'>Vitis</b>中封装<b class='flag-5'>加速</b>平台?

    怎么Vitis中设定Kernel的频率?

    Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel时,系统会自动为Kernel的时钟设置默认频率。 以 xilinx_u200_qdma_201910_1 平台为
    的头像 发表于 06-12 14:19 3.7w次阅读

    怎么Vitis加速设计中为Kernel创建面积约束

    本文来自赛灵思高级产品应用工程师 Hong Han Alveo系列开发板的平台其实是一个DFX设计的静态部分,Vitis 统一软件平台中使用Al
    的头像 发表于 06-18 10:15 3.7w次阅读

    基于Vitis HLS的加速图像处理

    Vitis Vision库是OpenCV和Vision功能的加速库,可在Vitis环境中使用,这些库的L1目录是示例设计。为了适应各种用户环境,从2020.1版本开始,Xilinx不再
    的头像 发表于 02-16 16:21 2374次阅读
    基于<b class='flag-5'>Vitis</b> HLS的<b class='flag-5'>加速</b>图像处理

    基于软件的Vitis AI 2.0加速解决方案

    Vitis AI 2.0 全面发布!作为赛灵思 FPGA 和自适应 SoC 最综合全面的基于软件的 AI 加速解决方案,Vitis AI 继续为用户的 AI 产品贡献价值与竞争力。2
    的头像 发表于 03-15 17:39 2287次阅读

    如何在Vitis加速设计中为Kernel创建面积约束

    Alveo系列开发板的平台其实是一个DFX设计的静态部分,Vitis 统一软件平台中使用Alveo系列开发板设计
    的头像 发表于 08-02 09:38 3.7w次阅读
    如何在<b class='flag-5'>Vitis</b><b class='flag-5'>加速</b>设计中为Kernel创建面积约束

    如何在Vitis中设定Kernel的频率

    Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel时,系统会自动为Kernel的时钟设置默认频率。以 xilinx_u200_qdma_201910_1 平台为例
    发表于 08-02 10:30 722次阅读
    如何在<b class='flag-5'>Vitis</b>中设定Kernel的频率

    基于vitis的模型编译器FPGA加速投产进程

    Vitis Model Composer是一个基于模型的设计工具,可在MATLAB和 Simulink 环境中进行快速设计,可通过自动代码生成FPGA加速投产进程。
    的头像 发表于 11-22 10:08 1136次阅读

    赛灵思FPGA SoC平台上使用VITIS AI加速人工智能应用

      VITIS 是一个用于开发软件和硬件的统一软件平台,将 Vivado 和其他组件用于 Xilinx FPGA SoC 平台,如 ZynqMP UltraScale+ 和 Alveo
    的头像 发表于 11-22 14:48 1947次阅读

    浅谈Vitis AI 3.5发布亮点

    Vitis AI 平台是为 AMD 器件、板卡Alveo 数据中心加速卡提供的一款综合 AI 推断开发平台。它包括一系列丰富的 AI 模型、优化的深度学习处理器单元 (DPU) 内
    的头像 发表于 07-14 10:59 1052次阅读

    Vitis 统一软件平台文档:应用加速开发

    AMD Vitis 统一软件平台是面向异构应用的开发环境,这些应用支持各种 AMD 器件,如 AMD Alveo 数据中心加速器卡、AMD Versal 自适应 SoC 器件、AMD Kria
    的头像 发表于 07-19 08:05 841次阅读
    <b class='flag-5'>Vitis</b> 统一软件平台文档:应用<b class='flag-5'>加速</b>开发

    Vitis AI RNN用户指南

    Vitis AI 递归神经网络 (RNN) 工具是 Vitis™ AI 开发环境的一个子模块,专注于 Xilinx® 硬件平台(包括 Alveo
    发表于 09-13 17:32 0次下载
    <b class='flag-5'>Vitis</b> AI RNN用户指南

    使用赛灵思Alveo加速器卡加速DNN

    电子发烧友网站提供《使用赛灵思Alveo加速器卡加速DNN.pdf》资料免费下载
    发表于 09-18 09:27 1次下载
    使用赛灵思<b class='flag-5'>Alveo</b><b class='flag-5'>加速</b>器卡<b class='flag-5'>加速</b>DNN