0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何把赛灵思SDK工程移植到Vitis

454398 来源:赛灵思中文社区 作者:赛灵思中文社区 2020-11-09 16:57 次阅读

从 2019.2 版开始,赛灵思 SDK 开发环境已统一整合到全功能一体化的Vitis™ 统一软件平台中。

马上开始将工程从赛灵思 SDK 移植到 Vitis 吧。

Vivado 工程升级

工程必须先备份,然后才能移植。
请打开旧版本的 Vivado 工程,选择执行升级,如下图所示。

浏览到“Reports -> Report IP Status”

浏览到“IP status”窗口,检查状态,然后升级 IP

生成比特流,然后浏览到“File -> Export -> Export Hardware”以导出比特流和 XSA

将 SDK 工程导入 Vitis 工作空间

启动 Vitis IDE。
浏览到“file -> Import”,导入旧版本的赛灵思 SDK 工程

选择“Import Type”下的“Eclipse workspace or zip file”,然后单击“Next”

在下一个窗口中选择根目录和要导入的工程。

导入成功后,用户即可看到导入的应用工程和平台工程,如下图所示。

导入的板级支持包现已存在于平台工程内,如下图所示。

下一步,我们需要将硬件规格更新至最新版本。右键单击平台工程,并单击“Update Hardware Specification”

选择从 Vivado 导出的 XSA 文件,然后单击“OK”。

更新后,您将在平台工程旁看到“Out-of-date”标签

右键单击平台工程,然后选择“Build Project”。

重新构建应用工程。

编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    131287
  • SDK
    SDK
    +关注

    关注

    3

    文章

    1037

    浏览量

    45967
收藏 人收藏

    评论

    相关推荐

    FPGA产品的主要特点

    近年来,全球半导体供应链屡受挑战,芯片短缺问题一度对行业产生深远影响。易通过优化供应链管理、强化产能规划,确保客户的FPGA需求得到及时满足。面向工业控制、机器视觉、医疗影像、消费电子、汽车智驾等一众终端领域,易
    的头像 发表于 12-04 14:20 432次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>FPGA产品的主要特点

    Passion!时钟服务器助力多项国家特高压工程实现电力“闪送”

    近日,我国两条特高压线路正式投运。承建的陇东—山东特高压直流输电工程、哈密—重庆±800千伏特高压直流输电线路工程等多项国家特高压工程
    的头像 发表于 11-08 22:38 540次阅读
    Passion!<b class='flag-5'>赛</b><b class='flag-5'>思</b>时钟服务器助力多项国家特高压<b class='flag-5'>工程</b>实现电力“闪送”

    快讯 | 发展新质生产力问道如何下好“创新棋”?

    7月11日,南湖区委宣传部、清华大学马克主义学院共同带队一行莅临围绕时频新质生产力创新层面进行实地调研,副总经理田永和、对外合作部
    的头像 发表于 07-12 13:31 502次阅读
    <b class='flag-5'>赛</b><b class='flag-5'>思</b>快讯 | 发展新质生产力问道<b class='flag-5'>赛</b><b class='flag-5'>思</b>?<b class='flag-5'>赛</b><b class='flag-5'>思</b>如何下好“创新棋”?

    SDK 1.0移植eclipse失败,如何修改makefile文件呢?

    虚拟机编译太麻烦,想把SDK 1.0移植安信可的eclipse编译环境,出现如下错误,是否需修改makefile文件?如何修改? 错误信息错误.png (5.31 KiB) Viewed 4998 times 另外,官方什
    发表于 07-12 11:08

    0.9.3的sdk的程序移植1.0的sdk上,重启后一直挂机的原因?

    0.9.3的sdk原来的程序移植1.0的sdk上,下载完成后,不断电,程序运行正常,但重启后一直挂机。 load 0x4010000
    发表于 07-12 07:28

    将应用程序从NoOS SDK移植RTOS SDK遇到异常怎么解决?

    我正在将应用程序从 NoOS SDK 移植 RTOS SDK。但现在有问题了。它得到了致命的异常 28。 问:context(stack) 通过espconn_regist_recv
    发表于 07-11 07:56

    JoyLink移植esp8266当中,esp8266使用的是RTOS_SDK还是NON_RTOS_SDK

    ,esp8266使用的是RTOS_SDK还是NON_RTOS_SDK? 2,JoyLink移植esp8266的步骤,如何与esp8266的固件整合? 3,文档中提及的jd_demo在
    发表于 07-11 07:28

    NucleiStudio_IDE下调试一直报all ones错误怎么解决?

    在看到大佬们的帖子之后,自己也尝试将hummingbird v2移植的板卡上,但是在IDE里一直报错 一开始用的是Sipeed的调试
    发表于 07-03 06:03

    RAM使用--Update5

    RAM在使用时可以会遇到一些问题,这里常用的问题总结下。 1、ram初始化文件路径是工程路径 在对ram进行初始化时需要指定文件路径,这里要注意'/'的方向。 (1)如果文件放
    的头像 发表于 04-24 08:43 777次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用--Update5

    RAM使用--Update4

    RAM在使用时可以会遇到一些问题,这里常用的问题总结下。 1、ram初始化文件路径是工程路径 在对ram进行初始化时需要指定文件路径,这里要注意'/'的方向。 (1)如果文件放
    的头像 发表于 04-23 14:52 1101次阅读
    易<b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用--Update4

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 1010次阅读

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    –s migrate.py 等到如下图打印及成功导出工程Vitis Unified IDE 再打开Vitis Unified IDE,定位
    发表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官网下载全系统安装包,或下载网页版安装包,安装好vitis全套组件。打开vivado建一个测试工程编译好后,在tcl命令输入框子输入命令 vitis –classic 即可打开传统的GUI界面
    发表于 03-24 16:15

    CYUSB3014如何实现OTG的功能?

    我们用的主平台是,想要通过CYUSB3014+FPGA实现OTG的功能,有几个问题,想请教一下。 1.是否有可以验证功能的EVK呢,我找了下FX3 DVK似乎买不到
    发表于 02-29 07:20

    用DAVE生成的工程怎么移植MDK?

    请问用DAVE生成的工程怎么移植MDK?
    发表于 02-26 08:44