0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

zynq中AXI4的五种互联结构介绍

454398 来源: 瓜大三哥 作者:米果不回来 2020-11-16 17:39 次阅读

互联结构包括直通模式、只转换模式、N-1互联模式、N-M互联模式。

1. 直通模式

当只有一个主设备和一个从设备使用AXI互联时,AXI互联不执行任何转换或流水线功能,AXI互联结构退化成直接的线连接。在这种模式下,没有延迟,同时不消耗逻辑资源。


2. 只转换模式

当连接一个主设备和一个从设备时,AXI互联执行不同的转换和流水线功能:数据位宽转换、时钟速率转换、AXI-Lite从适应、AXI-3从适应、流水线。在只转换模式下,AXI互联不包含仲裁、解码或布线逻辑,但是可能产生延迟。


3. N-1互联模式

N-1互联模式是多个主设备访问一个从设备,典型地,一个存储器控制器,很显然需要仲裁逻辑。这种情况下,AXI互联不需要地址译码逻辑。在这种配置中,也可以执行数据宽度和时钟速率转换。


4. 1-N互联模式

1-N互联结构是一个主设备访问多个存储器映射的从外设。在这种模式下,AXI互联不执行仲裁。


5. N-M互联模式

AXI互联提供了一种共享地址多数据流拓扑结构,这种结构包含稀疏的数据交叉开关连接、单线程写和读地址仲裁。


编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Zynq
    +关注

    关注

    10

    文章

    609

    浏览量

    47177
  • AXI
    AXI
    +关注

    关注

    1

    文章

    127

    浏览量

    16628
  • 存储器控制器

    关注

    0

    文章

    8

    浏览量

    4801
收藏 人收藏

    评论

    相关推荐

    ZynqAXI4-Lite和AXI-Stream功能介绍

    ZynqAXI4-Lite功能 AXI4-Lite接口是AXI4的子集,专用于和元器件内的控制寄存器进行通信。
    的头像 发表于 09-27 11:33 8897次阅读
    <b class='flag-5'>Zynq</b><b class='flag-5'>中</b><b class='flag-5'>AXI4</b>-Lite和<b class='flag-5'>AXI</b>-Stream功能<b class='flag-5'>介绍</b>

    玩转Zynq连载3——AXI总线协议介绍1

    的FPGA开始引入的一个接口协议(AXI3)。在ZYNQ中继续使用,版本是AXI4ZYNQ内部设备都有AXI接口。
    发表于 05-06 16:55

    看看在SpinalHDLAXI4总线互联IP的设计

    ,ar)共用一组信号的接口(arw,w,b,r)。关于总线互联的设计凡是设计中用到Axi4总线的设计总离不开总线互联。在Xilinx FPGA使用,VIvado针对
    发表于 08-02 14:28

    AMBA 4 AXI4AXI4-Lite和AXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4的接口一起使用™, AXI4 Lite™, 或AXI4流™ 协议通过一系列断言根据协议检查测试接口的行为。 本指南
    发表于 08-10 06:39

    AXI4接口协议的基础知识

    AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他AXI4接口是该接口的变形。总体而言,AXI-
    的头像 发表于 09-23 11:20 6062次阅读
    <b class='flag-5'>AXI4</b>接口协议的基础知识

    一文详解ZYNQ的DMA与AXI4总线

    ZYNQ,支持AXI-Lite,AXI4AXI-Stream三总线,但PS与PL之间的接
    的头像 发表于 09-24 09:50 5299次阅读
    一文详解<b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>的DMA与<b class='flag-5'>AXI4</b>总线

    ZYNQDMA与AXI4总线

    ZYNQDMA与AXI4总线 为什么在ZYNQDMA和AXI联系这么密切?通过上面的
    的头像 发表于 11-02 11:27 4334次阅读
    <b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>DMA与<b class='flag-5'>AXI4</b>总线

    全面介绍ZYNQ-AXI互联IP

    学习内容 近期设计需要用到AXI总线的IP,所以就对应常用的IP进行简要的说明,本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往
    的头像 发表于 05-11 14:52 6470次阅读
    全面<b class='flag-5'>介绍</b><b class='flag-5'>ZYNQ-AXI</b><b class='flag-5'>互联</b>IP

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4 是一高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意
    的头像 发表于 07-04 09:40 8590次阅读

    AXI3与AXI4写响应的依赖区别​

    上面两图的区别是相比AXI3,AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
    的头像 发表于 03-30 09:59 1094次阅读

    AXI4协议个不同通道的握手机制

    AXI4 协议定义了个不同的通道,如 AXI 通道中所述。所有这些通道共享基于 VALID 和 READY 信号的相同握手机制
    的头像 发表于 05-08 11:37 1219次阅读
    <b class='flag-5'>AXI4</b>协议<b class='flag-5'>五</b>个不同通道的握手机制

    FPGA AXI4协议学习笔记(二)

    上文FPGA IP之AXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行说明。
    的头像 发表于 05-24 15:05 1495次阅读
    FPGA <b class='flag-5'>AXI4</b>协议学习笔记(二)

    Xilinx FPGA AXI4总线(一)介绍AXI4】【AXI4-Lite】【AXI-Stream】

    从 FPGA 应用角度看看 AMBA 总线AXI4 总线。
    发表于 06-21 15:21 2279次阅读
    Xilinx FPGA <b class='flag-5'>AXI4</b>总线(一)<b class='flag-5'>介绍</b>【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫谈AMBA总线-AXI4协议的基本介绍

    本文主要集中在AMBA协议AXI4协议。之所以选择AXI4作为讲解,是因为这个协议在SoC、IC设计应用比较广泛。
    发表于 01-17 12:21 2394次阅读
    漫谈AMBA总线-<b class='flag-5'>AXI4</b>协议的基本<b class='flag-5'>介绍</b>

    Xilinx NVMe AXI4主机控制器,AXI4接口高性能版本介绍

    NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD,无需CPU,自动加速处理所有的NVMe协议命令,具备独立的数据写入和读取AXI4接口,不但适用高性能、顺序
    的头像 发表于 07-18 09:17 537次阅读
    Xilinx NVMe <b class='flag-5'>AXI4</b>主机控制器,<b class='flag-5'>AXI4</b>接口高性能版本<b class='flag-5'>介绍</b>