关于FPGA时序八大忠告
忠告一
如果时序差的不多，在1NS以内，可以通过修改综合，布局布线选项来搞定，如果差的多，就得动代码。
忠告二
看下时序报告，挑一个时序最紧的路径，仔细看看是什么原因导致，先看逻辑级数是多少？是哪种电路有问题，乘法器 或者还是RAM接口数据 先弄清楚哪儿的问题
忠告三
搞时序优化的话 插入寄存器是王道 但也要看具体情况 不一定都得插寄存器，插入寄存器效果不明显的话，先检查一下寄存器插入的位置，如果寄存器不是在关键路径的中间插入而是在某一端的话，确实不大明显
忠告四
把关键路径找出来，看时序报告，看是什么原因导致频率上不去，如果是组合逻辑复杂，就优化逻辑或者复制逻辑，如果是DSP延迟大，就选多级流水的，只要想搞到150，就一定可以。
忠告五
看时序报告的时候，建议同时对照电路图一起看，这样最直观
忠告六
对照代码，自己把关键路径涉及部分的电路图画出来，然后根据时序要求，算一下要插多少寄存器，插哪儿合适
忠告七
32BIT的比较器，进位链有点长，可以分段比较，分成4个8BIT的数据段去比，或者你分成两段，先比高16，插寄存器，再比低16，时序很好，如果想深入些，就自己手写一个比较器，不要调库。
忠告八
多BIT的逻辑，时序上不去，通常都是进位链太长，通常做法就是打断进位链，建议看看计算方法或者数字算法之类的书，应该会有帮助
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1630文章
21781浏览量
604936 -
寄存器
+关注
关注
31文章
5361浏览量
120876 -
比较器
+关注
关注
14文章
1656浏览量
107347
发布评论请先 登录
相关推荐
2025年全球半导体八大趋势，万年芯蓄势待发
近日，国际数据公司（IDC）发布了2025年全球半导体市场的八大趋势预测，显示出对半导体市场回暖的信心，为业界提供了宝贵的市场洞察。在全球范围内，特别是在人工智能（AI）和高性能运算（HPC）需求
盘点图像传感器选型八大要点
，成为了一个值得深入探讨的话题。本文将为您揭示图像传感器选型的八大要点，帮助您精准捕捉世界的奥秘。 一、分辨率：细节与清晰度的关键 分辨率是评估图像传感器性能的首要指标，决定了图像的细节和清晰度。高分辨率传
高速ADC与FPGA的LVDS数据接口中避免时序误差的设计考虑
电子发烧友网站提供《高速ADC与FPGA的LVDS数据接口中避免时序误差的设计考虑.pdf》资料免费下载
发表于 10-15 09:50
•5次下载
求助，关于OPA192的上电时序问题求解
有一个项目中用到OPA192这个放大器，有两个问题：
1.V+是+12V供电的，V-是-12V供电的，想问下+12V和-12V这两个电有没有什么必须的上电时序需要控制？
2.还有就是我的项目
发表于 07-29 08:30
米思米直线电机模组的八大核心优势，你知道吗？
米思米直线电机模组凭借其价格亲民、高精度、高速运行、低噪音、长寿命、多动子配置、选型便捷以及品类丰富等八大核心优势，在自动化与精密制造领域展现出了强大的竞争力和广阔的应用前景。
FPGA 高级设计：时序分析和收敛
今天给大侠带来FPGA 高级设计：时序分析和收敛，话不多说，上货。
这里超链接一篇之前的STA的文章，仅供各位大侠参考。
FPGA STA(静态时序分析)
什么是静态
发表于 06-17 17:07
FPGA工程的时序约束实践案例
详细的原时钟时序、数据路径时序、目标时钟时序的各延迟数据如下图所示。值得注意的是数据路径信息，其中包括Tco延迟和布线延迟，各级累加之后得到总的延迟时间。
发表于 04-29 10:39
•883次阅读
华为发布5G-A八大创新实践，助力全球运营商因地制宜
MWC24 巴塞罗那期间，华为发布了5G-A八大创新实践，助力全球运营商因地制宜，基于自身网络情况多路径构建5G-A网络。
工商网监
评论