0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado约束案例:跨时钟域路径分析报告

电子设计 来源:FPGA开源工作室 作者:FPGA开源工作室 2020-11-27 11:11 次阅读

若要查看跨时钟域路径分析报告,可选择以下内容之一来查看:

A, Reports > Timing > Report Clock Interaction

B, Flow Navigator > Synthesis > Report Clock Interaction

C, Flow Navigator > Implementation > Report Clock Interaction

D,Tcl command: report_clock_interaction -name clocks_1

如图1所示,点击Synthesis-->Report Clock Interaction.

图1 Report Clock Interaction

跨时钟域路径分析报告分析从一个时钟域(源时钟)跨越到另一个时钟域(目标时钟)的时序路径。跨时钟域路径分析报告有助于识别可能存在数据丢失或亚稳态问题的情况.

运行“Report Clock Interaction”命令后,结果将在“时钟交互”窗口中打开。如下图2所示,时钟交互报告显示为时钟域矩阵,源时钟位于垂直轴,目标时钟位于水平轴。

图2 跨时钟域路径分析报告

A,No Path --用黑色框来表示:没有从源时钟到目标时钟的定时路径。在这种情况下,没有时钟交互,也没有任何报告。

B,Timed -- 用绿色框来表示:源时钟和目标时钟具有同步关系,并安全地被约束在一起。当两个时钟具有共同的主时钟和简单的周期比时,该状态由定时引擎确定。

C,User Ignored Paths--用深蓝色框来表示:用户定义的假路径或时钟组约束涵盖从源时钟到目标时钟的所有路径。

D,Partial False Path--用淡蓝色框来表示:用户定义的伪路径约束覆盖了从源时钟到目标时钟的一些时序路径,其中源时钟和目标时钟具有同步关系。

E,Timed (Unsafe)--用红色框来表示:源时钟和目标时钟具有异步关系。在这种情况下,没有共同的主时钟或没有可扩展的时段。

F,Partial False Path (Unsafe)--用橘橙色框来表示:此类别与Timed(Unsafe)相同,只是由于伪路径异常,从源时钟到目标时钟的至少一条路径被忽略。

G,Max Delay Datapath Only --用紫色框来表示:set_max_delay -datapath_only约束涵盖从源时钟到目标时钟的所有路径。

Report_clock_interaction呈现的报告并不是根据时序约束生成的,但是和时序约束有关,它反映出用户定义的伪路径。

例:以wavegen工程为示例,点击Report Clock Interaction,如图3所示。

图3 wavegen跨时钟域路径分析报告

wavegen跨时钟域路径分析报上半部分已经讲过,下面来讲下半部分,如图4。

图4 时钟交互报告下半部分内容

A,ID: 正在显示的源/目标时钟对的数字ID。

B,Source Clock: 路径源时钟域。

C,Destination Clock: 路径终端的时钟域。

D,Edges (WNS):用于计算最大延迟分析(设置/恢复)的最差裕度的时钟边缘。

E,WNS (Worst Negative Slack):为跨越指定时钟域的各种路径计算的最差裕度时间。负裕量时间表示路径违反了所需的建立(或恢复)时间的问题。

F,TNS (Total Negative Slack):属于跨越指定时钟域的路径的所有端点的最差松弛违规的总和。

G,Failing Endpoints (TNS): 交叉路径中的端点数量无法满足时序要求。违规的总和对应于TNS。

H,Total Endpoints (TNS):交叉路径中端点的总数。

I,Path Req (WNS):定时路径要求对应于WNS列中报告的路径。如果两个时钟中的至少一个时钟的上升沿和下降沿都有效,则在任何时钟对之间可能存在若干路径要求,或者在两个时钟之间的路径上应用了一些时序异常。本专栏中报告的值并不总是最具挑战性的要求。

J,Clock Pair Classification: 提供有关公共节点和时钟对之间的公共周期的信息。从最高优先级到最低优先级:忽略,虚拟时钟,无公共时钟,无公共周期,部分公共节点,无公共节点和清除。

K,Inter-Clock Constraints: 显示源时钟和目标时钟之间所有路径的约束摘要。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1720

    浏览量

    131339
  • Vivado
    +关注

    关注

    19

    文章

    807

    浏览量

    66312
收藏 人收藏

    评论

    相关推荐

    详细解析vivado约束时序路径分析问题

    路径分析问题作一介绍: 1、时钟网络分析 时钟网络反映了时钟时钟引脚进入FPGA后在FPGA内
    的头像 发表于 11-29 10:34 8613次阅读

    时钟时钟约束介绍

    解释了什么时候要用到FALSE PATH: 1.从逻辑上考虑,与电路正常工作不相关的那些路径,比如测试逻辑,静态或准静态逻辑。 2. 从时序上考虑,我们在综合时不需要分析的那些路径,比如跨越异步
    发表于 07-03 11:59

    时序约束时钟约束

    vivado默认计算所有时钟之间的路径,通过set_clock_groups命令可禁止在所标识的时钟组之间以及一个时钟组内的
    发表于 09-21 12:40

    ArcGIS的路径分析

    求解路径分析表示根据要求解的阻抗查找最快、最短甚至是最优的路径。如果阻抗是时间,则最佳路线即为最快路线。如果阻抗是具有实时或历史流量的时间属性,则最佳路径是对指定日期和时间来说最快的路径
    发表于 06-03 08:04

    VIVADO从此开始高亚军编著

    Non-Project模式下使用OOC / 542.4 综合后的设计分析 / 542.4.1 时钟网络分析 / 542.4.2 时钟
    发表于 10-21 18:24

    调试FPGA时钟信号的经验总结

    1、时钟信号的约束写法  问题一:没有对设计进行全面的约束导致综合结果异常,比如没有设置异步时钟
    发表于 11-15 14:47

    Vivado时钟分组约束的三类应用

    和-physically_exclusive。 -asynchronous应用于异步时钟,如下图所示,CLKA和CLKB由两个外部独立的晶振提供,那么时钟
    发表于 02-08 08:39 1112次阅读
    <b class='flag-5'>Vivado</b><b class='flag-5'>时钟</b>分组<b class='flag-5'>约束</b>的三类应用

    XDC路径的鉴别、分析约束方法

    我们知道XDC与UCF的根本区别之一就是对时钟路径(CDC)的缺省认识不同,那么碰到FPGA设计中常见的CDC路径,到底应该怎么
    发表于 11-18 04:04 6278次阅读
    XDC<b class='flag-5'>路径</b>的鉴别、<b class='flag-5'>分析</b>和<b class='flag-5'>约束</b>方法

    cdc路径方案帮您解决时钟难题

    这一章介绍一下CDC也就是时钟可能存在的一些问题以及基本的时钟处理方法。
    的头像 发表于 11-30 06:29 7140次阅读
    cdc<b class='flag-5'>路径</b>方案帮您解决<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>难题

    硬件设计中教你如何正确的约束时钟

    时钟之间存在单位和多位混合的时钟路径,那么对于单位的
    的头像 发表于 07-15 15:35 6444次阅读

    关于FPGA中时钟的问题分析

    时钟问题(CDC,Clock Domain Crossing )是多时钟设计中的常见现象。在FPGA领域,互动的异步时钟
    发表于 08-19 14:52 3314次阅读

    vivado时钟周期约束set_multicycle_path使用

    Vivado下set_multicycle_path的使用说明 vivado下多周期路径约束(set_multicycle_path)的使用,set_multicycle_path一般
    发表于 12-20 19:12 1次下载
    <b class='flag-5'>vivado</b>多<b class='flag-5'>时钟</b>周期<b class='flag-5'>约束</b>set_multicycle_path使用

    如何从时序分析中排除时钟路径

    要从时序分析删除一组路径,如果您确定这些路径不会影响时序性能(False 路径),可用FROM-TO 约束以及时序忽略 (TIG) 关键字。
    发表于 08-02 08:57 914次阅读

    时钟电路设计总结

    时钟操作包括同步时钟操作和异步
    的头像 发表于 05-18 09:18 704次阅读
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>电路设计总结

    CDC时钟处理及相应的时序约束

    CDC(Clock Domain Conversion)时钟分单bit和多bit传输
    的头像 发表于 06-21 14:59 1744次阅读