0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

同步时序电路需要考虑的三个重要的时序参数

454398 来源:FPGA技术联盟 作者:小卓 2020-12-07 15:00 次阅读

时序电路基本模型

首先对于纯组合逻辑电路来说,其逻辑功能块的输出仅仅与当前的输入值有关系,其电路延时分析也非常的简单,只考虑输入到输出的信号延时Tdelay,但是影响Tdelay时间的因素比较多,比如不同的器件输入到输出的延时时间不同,不同的工艺条件以及在不同的环境下,Tdelay的时间也不同。

所以组合逻辑电路的延时参数是不固定的,我们研究组合逻辑电路的延时没有实际意义。

对于绝大部分的电路来说输出不仅取决于当前的输入值,也取决于原先的输入值,也就是说电路具有记忆功能,这属于同步时序电路,其基本时序模型如图1所示,。基本的时序模型就是由D触发器和多个延时参数组成的。在时钟的驱动下,从一个D触发器到另外一个D触发器信号传输过程中,为了保证信号的稳定传输,需要考虑到如下时序参数:

tCLK是时钟的最小周期,

tCO是寄存器固有的时钟输出延时,

tLOGIC是同步元件之间的组合逻辑延迟,

tNET是网线的延迟;

tSU是寄存器固有的时钟建立时间,

tCLK_SKEW是两个DFF之间的时钟扭曲

图1基本同步时序电路模型

三个重要的时序参数

同步时序电路由寄存器和组合逻辑组成,系统中所有的寄存器均在一个全局时钟的控制下工作,有三个重要的时序参数与寄存器有关。

1. 建立时间(tSU)

建立时间是在时钟翻转(对于正沿触发寄存器为0→1的翻转)之前数据输入(D)必须有效的时间。

2. 保持时间(tHOLD)

保持时间是在时钟边沿之后数据输入必须仍然有效的时间。

假设建立和保持时间都满足的情况下,那么输入端D处的数据则在最坏情况下的传播延时(tNET)之后被复制到了输出端Q,如图2所示。

图2 同步寄存器的建立时间、保持时间以及传播延迟的定义

3. 最高时钟频率

熟悉了建立时间、保持时间以及传播延迟的基本概念,下面通过这三个基本参数来推导时钟的最高频率,对于同步时序逻辑电路,对时钟激励做出响应的开关事件是同时发生的,但是运行结果必须等到下一个时钟翻转时才能进入到下一级,也就说,只有在当前所有的计算都已经完成了并且系统开始闲置的时候下一轮的操作才能开始,

因此,为了保证时序电路数据采集和处理的正确性,时钟周期tCLK必须能容纳电路中任何一级的最长延时。假设该组合逻辑的最长延时等于tLOGIC,那么时序电路正确工作要求的最小时钟为:

tCLK = tCO+tLOGIC+tNET+tSU(公式1)

其中tNET为传输延迟,tCO 是寄存器固有的时钟输出延时,那么通过公式1很容易得到系统的最高频率fMAX,常用表示:

fMAX = 1/tCLK (公式2)

我们假设寄存器的固有最小延时时间为tCOregister,那么为了保证时序电路正常工作,还需要如下的约束:

tCOregister + tLOGIC >= tHOLD (公式3)

这一约束保证了时序元件的输入数据在时钟边沿之后能够维持足够长的时间,并且不会由于新来的数据流而过早的改变。

总结

本文介绍了时序模型和时序电路的几个重要参数,在下面的文章中,会重点介绍同步和异步的区别以及异步电路同步化的处理技巧。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5281

    浏览量

    119746
  • 时序电路
    +关注

    关注

    1

    文章

    114

    浏览量

    21672
收藏 人收藏

    评论

    相关推荐

    设计一同步时序电路

    设计一同步时序电路:只有在连续三个或者三个以上时针作用期间两输入信号相同时,其输出为1,其余
    发表于 03-22 10:44

    时序电路的分析与设计方法

    章的内容共分为两节,它们是:§6、1:同步时序电路的分析方法§6、2:同步时序电路的设计 6、1同步时序
    发表于 08-23 10:28

    什么是时序电路

    什么是时序电路时序电路核心部件触发器的工作原理
    发表于 03-04 06:32

    基于粒子群算法的同步时序电路初始化

    摘要:针对同步时序电路的初始化问题,提出了一种新的实现方法。当时序电路中有未确定状态的触发器时,就不能顺利完成该电路的测试生成,因此初始化是时序电路
    发表于 05-13 09:36 6次下载

    同步时序电路

    同步时序电路 4.2.1 同步时序电路的结构和代数法描述
    发表于 01-12 13:31 5148次阅读
    <b class='flag-5'>同步</b><b class='flag-5'>时序电路</b>

    什么是时序电路

    什么是时序电路 任意时刻的稳定输出,不仅与该时刻的输入有关,而且还
    发表于 01-12 13:23 8419次阅读
    什么是<b class='flag-5'>时序电路</b>

    计数器及时序电路

    1、了解时序电路的经典设计方法(D触发器、JK触发器和一般逻辑门组成的时序逻辑电路)。 2、了解同步计数器,异步计数器的使用方法。 3、了解
    发表于 07-10 14:37 15次下载

    组合电路时序电路的讲解

    组合电路时序电路是计算机原理的基础课,组合电路描述的是单一的函数功能,函数输出只与当前的函数输入相关;时序电路则引入了时间维度,时序电路
    的头像 发表于 09-25 09:50 2.5w次阅读

    同步时序电路设计

    关键词:时序电路 , 同步 同步时序电路设计 1.建立原始状态图. 建立原始状态图的方法是: 确定输入、输出和系统的状态函数(用字母表示). 根据设计要求,确定每一状态在规定条件下的状
    发表于 10-31 18:14 1280次阅读

    时序电路基本介绍

    组合逻辑和时序逻辑电路是数字系统设计的奠基石,其中组合电路包括多路复用器、解复用器、编码器、解码器等,而时序电路包括锁存器、触发器、计数器、寄存器等。 在本文中,小编简单介绍关于
    的头像 发表于 09-12 16:44 9015次阅读
    <b class='flag-5'>时序电路</b>基本介绍

    什么是时序电路

    那么,如何才能将过去的输入状态反映到现在的输出上呢?「时序电路」到底需要些什么呢?人类总是根据过去的经验,决定现在的行动,这时我们需要的就是—记忆。同样,「时序电路」也
    的头像 发表于 03-24 10:48 1160次阅读
    什么是<b class='flag-5'>时序电路</b>?

    什么是同步时序电路和异步时序电路同步和异步电路的区别?

    同步和异步时序电路都是使用反馈来产生下一代输出的时序电路。根据这种反馈的类型,可以区分这两种电路时序电路的输出取决于当前和过去的输入。
    的头像 发表于 03-25 17:29 2.4w次阅读
    什么是<b class='flag-5'>同步</b><b class='flag-5'>时序电路</b>和异步<b class='flag-5'>时序电路</b>,<b class='flag-5'>同步</b>和异步<b class='flag-5'>电路</b>的区别?

    时序电路包括两种类型 时序电路必然存在状态循环对不对

    时序电路是由触发器等时序元件组成的数字电路,用于处理时序信号,实现时序逻辑功能。根据时序元件的类
    的头像 发表于 02-06 11:22 1145次阅读

    时序电路的分类 时序电路的基本单元电路有哪些

    时序电路可以分为同步时序电路和异步时序电路。接下来,我们将详细讨论时序电路的分类以及其基本单元电路
    的头像 发表于 02-06 11:25 2224次阅读

    时序电路基本原理是什么 时序电路由什么组成

    时序电路基本原理是指电路中的输出信号与输入信号的时间相关性。简单来说,就是电路的输出信号要依赖于其输入信号的顺序和时间间隔。 时序电路由时钟信号、触发器和组合逻辑
    的头像 发表于 02-06 11:30 1853次阅读