0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA开发:Vivado时序波形图保存和读取

454398 来源:CSDN博主 作者:逸璞丷昊 2020-12-24 11:19 次阅读

如何存储关键数据的方法,属于规模测试验证的手段,但对于Verilog的调试过程还不够直观,因为无法确切地了解Verilog代码仿真中各个关联信号是如何作用的。Verilog的确可以像C/C++一样启动调试模式,针对每行代码进行调试。但请注意,由于Verilog是并行执行的,而仿真是采用delta时间逐步并行推进的,采用代码调试较为困难,所以常常需要存储全部或部分仿真数据,这就是波形文件。

在进行FPGA开发的过程中,稍微大一点的项目,进行一次编译综合与布线是非常耗时的,所以在开发的过程中一般采取先进行功能仿真,功能仿真结果正确无误以后再进行综合和布局布线。一般来说,先添加好时钟约束,进行综合与布线时无严重警告,此时如果功能仿真(前仿)仍然正确,那么任务就基本完成了。但如果是一个比较完整的项目开发,应该还需要进行布线后的时延仿真(后仿)。这里,主要介绍如何将前仿和后仿的时序波形图保存以及再次打开上一次的仿真结果。

相关文件说明
1. 波形数据库文件(.WDB),其中包含所有的仿真数据。
2. 波形配置文件(.WCFG),其中包含于波形配置文件中的对象相关联的顺序和设置

在保存 .WCFG文件之前,对波形配置的修改(包括创建波形配置或添加HDL对象)不是永久性的,可以通过 File -> Save Waveform Configuration As 将波形配置保存下来。波形数据库文件(.WDB)包含了波形配置文件中所有信号的仿真数据,单个 .WDB可以对应多个 .WCFG文件, 可以通过打开 .WDB文件查看上一次保存下来的仿真波形。

具体的保存与读取
保存
1. 将需要观测的信号拉倒图形窗口界面
2. 设置仿真时间
3. 保存 .WCFG 波形配置文件到指定路径
4. 保存 .WDB 仿真波形。为了能将波形数据保存下来,需要在测试代码中加上如下代码,放在最末端即可。为了下一次仿真不影响已保存的仿真波形,建议将 .WDB 文件拷贝并修改名字。
`define dump_level 10
//module dump_task;
initial begin#1; //延迟1ns记录,方便与其他仿真动作协调
`ifdef VCS_DUMP //Synopsys VCD+格式存储
$display("Start Recording Waveform in VPD format!");
$vcdpluson();
$vcdplustraceon;
`endif

`ifdef FSDB_DUMP //Synopsys fsdb格式存储
$display("Start Recording Waveform in FSDB format!");
$fsdbDumpfile("dump.fsdb");
$fsdbDumpvars('dump_level);
`endif

`ifdef NC_DUMP//cadence 格式存储
$recordsetup("dump","version=1","run=1","directory=.");
$recordvars("depth=6");
`endif

`ifdef VCD_DUMP//工业标准VCD格式存储
$display("Start Recording Waveform in VCD format!");
$dumpfile("dump.vcd");
$dumpvars('dump_level);
`endif
end

5. 运行仿真(前后仿的 .WDB 会自动保存到 .sim/sim_1/ 下的三个路径之一,与仿真类型有关)。

读取
1. 点击Vivado的菜单栏中的 Flow -> Open Static simulation,然后选中之前保存的 .WDB 文件即可。

2. 点击Vivado的菜单栏中的 File -> Open Waveform Configuration,选择我们之前保存的 .WCFG文件即可恢复上一次的仿真结果

总结
时序仿真波形的保存与读取在大工程的功能仿真、时序仿真、以及问题分析中,可以为开发者节约很多时间。当一个项目比较复杂时,跑一次仿真耗时会非常长,尤其是需要进行后仿时,耗时比综合和布局布线更长,所以我们最好是将时序波形保存下来进行分析,可以避免浪费许多不必要的时间。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21748

    浏览量

    603795
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66606
  • 时序仿真
    +关注

    关注

    0

    文章

    14

    浏览量

    7441
收藏 人收藏

    评论

    相关推荐

    ADS1263工作时序与手册不一致怎么解决?

    2是细节放大后的,根据手册上的时序3),DRDY应该在SCLK第一个时钟沿的下降沿升高,但是实际上在第一个上升沿就变高了。 问题二:4中红色为DOUT脚输出信号,绿色为SCLK
    发表于 12-05 06:07

    ADS8866按照TI的3线MODE时序读数,读出的数据少了3位,为什么?

    ADS8866按照TI的3线MODE时序读数,读出的数据少了3位,附件是波形图
    发表于 11-28 07:39

    正点原子fpga开发指南

    定制硬件加速的应用。 1. 开发环境搭建 1.1 安装Xilinx Vivado Vivado是Xilinx提供的综合设计环境,用于设计、仿真和调试FPGA项目。从Xilinx官网下载
    的头像 发表于 11-13 09:35 473次阅读

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序
    的头像 发表于 10-24 15:08 352次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    FPGA电源时序控制

    电子发烧友网站提供《FPGA电源时序控制.pdf》资料免费下载
    发表于 08-26 09:25 0次下载
    <b class='flag-5'>FPGA</b>电源<b class='flag-5'>时序</b>控制

    深度解析FPGA中的时序约束

    建立时间和保持时间是FPGA时序约束中两个最基本的概念,同样在芯片电路时序分析中也存在。
    的头像 发表于 08-06 11:40 713次阅读
    深度解析<b class='flag-5'>FPGA</b>中的<b class='flag-5'>时序</b>约束

    三菱PLC数据怎么读取保存

    进行读取保存,以便于对生产过程进行监控、分析和管理。本文将对三菱PLC数据的读取保存方法进行详细介绍,包括软件工具的使用、通信接口的选择、数据格式的处理等方面,旨在为读者提供全面而
    的头像 发表于 06-18 10:53 4120次阅读

    FPGA 高级设计:时序分析和收敛

    今天给大侠带来FPGA 高级设计:时序分析和收敛,话不多说,上货。 这里超链接一篇之前的STA的文章,仅供各位大侠参考。 FPGA STA(静态时序分析) 什么是静态
    发表于 06-17 17:07

    示波器如何保存波形数据?

    大多数现代示波器都具备内置的存储功能,允许用户保存波形数据。这些数据可以保存在示波器的内部存储器中,或者直接导出到外部存储设备。
    的头像 发表于 05-31 17:31 2667次阅读

    示波器如何直连电脑进行波形读取

    示波器作为电子工程师和科研人员的重要工具,其功能是显示和分析电子信号的波形。在某些情况下,我们需要将示波器与电脑直接连接,以便在电脑上读取和分析波形数据。本文将详细介绍示波器如何直连电脑进行
    的头像 发表于 05-29 17:05 4829次阅读

    泰克示波器保存波形csv

    工程师必备的工具之一。 二、保存波形到CSV文件的步骤 1. 连接示波器与待测电路 首先需要将待测电路的信号输入到示波器的通道输入端。可以使用示波器探头将信号线连接到电路上。 2. 设置示波器参数 根据实际测量需求,调整示波器的
    的头像 发表于 04-28 11:26 811次阅读
    泰克示波器<b class='flag-5'>保存</b><b class='flag-5'>波形</b>csv

    深入探索Vivado非工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作。
    发表于 04-03 09:36 1035次阅读
    深入探索<b class='flag-5'>Vivado</b>非工程模式<b class='flag-5'>FPGA</b>设计流程

    proteus波形发生器怎么把波形图调出来

    波形图的详细指南。 第一步:创建电路 在Proteus中,首先需要创建一个适当的电路。您可以从零开始设计电路,或者使用Proteus的示例电路来进行实践。创建电路的方法包括拖动并
    的头像 发表于 02-23 16:53 9328次阅读

    求助!!!!LABVIEW2017 在win10系统中生成的exe 波形图控件属性为英文

    LABVIEW2017 在win10系统中生成的exe 运行时候界面上菜单栏以及波形图自带的修改属性为英文 大佬们 这种情况要怎么解决?
    发表于 01-22 13:57

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2206次阅读